KR100202234B1 - 박막트랜지스터 및 그 제조방법 - Google Patents
박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100202234B1 KR100202234B1 KR1019960020666A KR19960020666A KR100202234B1 KR 100202234 B1 KR100202234 B1 KR 100202234B1 KR 1019960020666 A KR1019960020666 A KR 1019960020666A KR 19960020666 A KR19960020666 A KR 19960020666A KR 100202234 B1 KR100202234 B1 KR 100202234B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- insulating
- layer
- impurity semiconductor
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 14
- 239000010409 thin film Substances 0.000 title abstract description 18
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 34
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000000926 separation method Methods 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008332 Si-Ti Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 229910006749 Si—Ti Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 자기정렬형 박막트랜지스터 및 그 제조방법에 관한 것으로, 절연성기판과 절연성기판 상에 형성된 게이트전극과 상기 게이트전극 상에 상기 게이트전극을 마스크로한 배면노광법에 의해 절연막과 상기 절연막 및 상기 절연성기판 상에 형성된 게이트절연막과 상기 게이트절연막 상에 형성된 반도체층과 양쪽으로 분리되어 상기 반도체층 상에 형성된 불순물 반도체층과 상기 불순물 반도체층에 대응하여 양쪽으로 분리형성되어 소스전극과 드레인전극을 이루는 제2금속층으로 박막트랜지스터가 이루어짐으로, 기생용량(Cgs)이 기판전체에 걸쳐 일정하게 유지되고 불순물 반도체층이 연속적으로 증착되어 불순물 반도체층의 박리가 방지되고 반도체층과의 계면특성의 저하가 방지된다.
Description
제1도는 액정표시장치를 회로도로 나타낸 도면이다.
제2a도는 TFT어레이를 갖춘 액정표시장치에서 액정표시소자의 일부를 나타내는 평면도이다.
제2b도는 제2a도의 TFT 부분을b-b선을 따라서 절단한 도면이다.
제3도는 반도체층 상에 절연막이 형성된 액정표시장치의 단면도이다.
제4도는 본 발명의 박막트랜지스터의 제조방법을 나타낸 공정 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
13,43 : 절연막 12,42 : 게이트절연막
본 발명은 액티브매트릭스형 액정표시장치 등의 스위칭소자로 쓰이는 박막트랜지스터 및 그 제조방법에 관한 것으로, 더 상세히는 자기정렬형 구조의 박막트랜지스터 및 그 제조방법에 관한 것이다.
액티브매트릭스형 액정표시장치에서는 각 화소의 구동 및 제어를 위한 스위칭장치로서 박막트랜지스터(thin film transistor : 이하 'TFT'라 칭한다.) 와 같은 능동소자가 이용되고 있다.
TFT 어레이를 갖춘 일반적인 액정표시장치는 제1도에 도시된 바와 같이 투명 유리기판 상에 대략 장방형의 화소(19)가 행과 열로 근접 배열되어 있는데, 화소(19)의 각 행배열과 근접하고 또한 이들을 따라 다수의 게이트라인(어드레스라인)(142)이, 화소(19)의 각 열배열과 근접해서 그것을 따라 소스라인(147)이 각각 형성되어 있다.
제2a도는 TFT 어레이를 갖춘 액정표시장치에서 액정표시소자의 일부를 나타내는 평면도이고, 제2b도는 제2a도의 TFT 부분을b-b선으로 절단한 단면도인데, 먼저 제2a도를 참조하면, 투명유리기판 상에 게이트라인(141)이 수평방향으로 평행하게 형성되고 상기 게이트라인을 포함한 투명유리기판의 전면에 걸쳐 게이트절연막이 형성되고 이 게이트절연막 상에 각 게이트라인(142)과 교차하는 다수의 소스라인(147)이 수직방향으로 평행하게 형성되어 있다.
그리고 각 게이트라인(142)과 각 소스라인(147)과 교점 부근에서 게이트라인(142)과 일체로 형성된 게이트전극(42)상의 상기 게이트절연막 위에 반도체층이 형성되고, 이 반도체층 상에 드레인전극(17b) 및 소스전극(17a)이 대향하도록 형성되어 능동소자로서의 TFT가 구성되어 있다.
제2B 도는 제2a도의-선에 따른 단면도인데, 이를 참고하여 종래의 액티브매트릭스기판을 설명하면 다음과 같다.
투명유리기판(11) 위에 위치하는 게이트전극(12)을 덮는 절연막(14) 위에 반도체층(15)이 형성되고, 그 위에 양쪽으로 분리된 불순물 반도체층(16) 위에 상호분리된 드레인전극(17b) 및 소스전극(17a)이 형성되어, 능동소자로서의 TFT가 구성된다. 그리고, 반도체층(16), 드레인전극(17b), 소스전극(17a)은 절연보호막(19)으로 덮히며, 드레인전극(17b)은 보호절연막(19) 상에 형성된 투명화소전극(18)과 도통되도록 형성되며, 이러한 TFT는 기본적으로 게이트전극, 절연막, 반도체층, 드레인전극 및 소스전극으로 구성되고, 이들은 막형성 공정 및 포토에칭공정을 반복해서 만들어진다.
한편, 박막트랜지스터에서는 게이트전극과 소스/드레인전극이 오버랩(over lap)되어 생기는 기생용량(Cgs)으로 인해 액정전압에 변동이 야기되고 액정전압의 변동량, 즉 레벨 쉬프트(level shift) △Vp 는 액정표시장치의 화상에 플리커(flicker)나 잔상 등의 화상불량을 일으킨다. 게다가 게이트전극과 소스/드레인 전극이 오버 랩되는 영역의 길이가 각각의 트랜지스터마다 균일하지 않으므로 이로 인한 화상불량은 액정표시장치의 대화면화를 어렵게 하고 있다.
따라서, 제3도에 나타낸 것과 같이 반도체층(15)상에 게이트전극(12)을 마스크로 하는 배면노광법으로 형성한 절연막(13)을 갖는 구조의 박막트랜지스터를 사용하여 기생용량에 의한 영향을 줄이고 있는데, 이는 게이트전극을 마스크로하여 형성된 절연막에 의해 레벨 쉬프트의 양의 감소와 함께 각각의 트랜지스터마다 균일한 기생용량값이 유지될 수 있기 때문이다.
이러한 박막트랜지스터는 절연막이 게이트전극을 마스크로하여 형성됨으로 자기정렬형(self-align) 구조의 박막트랜지스터라고 불린다. 상기 자기정렬형 구조의 박막트랜지스터는, 반도체층상에 절연층을 증착한 후, 절연층 상에 감광막을 도포하고 게이트전극을 마스크로하여 배면노광을 행한 후 절연층을 에칭하는 과정을 포함한다. 그런데, 절연층의 증착 및 패터닝 공정에 의해 시간이 경과한 후 불순물 반도체층이 증착된다. 따라서 반도체층에 자연산화막이 생기고, 이의 제거를 위한 별도의 불산처리공정이 필요하게 된다. 또 불순물 반도체층의 박리(peeling) 및 불순물 반도체층과 반도체층의 계면특성이 저하되는 등의 문제점이 발생된다.
따라서, 본 발명의 목적은 게이트절연층과 반도체층을 증착한 후 연속적으로 불순물 반도체층을 증착할 수 있는 자기정렬형 구조의 박막트랜지스터 및 그 제조방법을 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 박막트랜지스터의 제조방법은 절연성기판에 제1금속층을 증착한 후 페터닝하여 게이트전극을 형성하는 단계와; 상기 게이트전극 및 상기 절연성기판 상에 1절연층을 증착하는 단계와; 상기 제1절연층 상에 감광막을 도포하고 상기 게이트전극을 마스크로하여 배면노광을 행한 후 상기 제1절연층을 에칭하는 단계와; 상기 에칭된 제1절연층 및 상기 절연성기판 상에 제2절연층, 반도체층 및 불순물 반도체층을 연속증착하는 단계와; 상기 반도체층과 상기 불순물 반도체층을 소정의 형상으로 패터닝하는 단계와; 상기 불순물 반도체층 및 상기 절연성기판 상에 제2금속층을 증착하는 단계와; 상기 제2금속층 및 상기 불순물 반도체층을 선택적으로 에칭하여 소스전극과 드레인전극을 형성하는 단계를 포함하여 이루어진다.
이러한 방법에 의해 만들어지는 박막트랜지스터는 절연성기판과; 절연성기판 상에 형성된 게이트전극과; 상기 게이트전극 상에 상기 게이트전극을 마스크로 한 배면노광법에 의해 형성된 절연막과; 상기 절연막 및 상기 절연성기판 상에 형성된 게이트절연막과; 상기 게이트절연막 상에 형성된 반도체층과; 양쪽으로 분리되어 상기 반도체층 상에 형성된 불순물 반도체층과; 상기 불순물 반도체층에 대응하여 양쪽으로 분리형성되어 소스전극과 드레인전극을 이루는 제2금속층으로 이루어진다.
이하, 제4도를 참조하여 본 발명의 박막트랜지스터의 제조방법을 설명한다.
먼저, 투명유리기판(41)의 위쪽 표면에, Al, Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu등으로 된 제1금속층을 스퍼터링법 등에 의해 증착한다. 감광막을 도포하고 포토공정을 거친 후, 에칭용액으로 제1금속층을 선택적으로 에칭하여 게이트전극(42)을 형성한다.(제4a도)
절연막증착공정에 의해 투명유리기판(41)에 플라즈마 CVD장치로 암모니아가스, 실란가스, 질소가스 등을 도입하여, 질화막(SiNx)등으로 된 제1절연층(43)을 형성한다.(제4b도)
제1절연층(43)상에 감광막을 도포하고 게이트전극(42)을 마스크로하여 배면노광을 행한 후 제1절연층을 에칭하여 게이트전극과 동일의 길이를 갖는 절연층(43)을 형성한다.(제4c도)
이어서, 플라즈마CVD법 등으로 질화막(SiNx) 등으로 된 제2절연층(44), 비정질실리콘(-Si)의 반도체층(45), 인 등을 도핑한 비정질 실리콘(n+ a-Si)의 불순물 반도체층(46)을 연속증착한다.(제4d도)
불순물 반도체층(46) 상에 감광막을 도포하고 노광한 후, 불순물 반도체층(46)과 반도체층(45)을 차례로 에칭하여 반도체층과 불순물 반도체층이 섬 형상으로 남도록 한다(제4e도)
Al-Pd, Al-Si, Al-Si-Ti, Al-Si-Cu 등의 금속으로 된 제2금속층(47)을 스퍼터링에 의해 증착한다.(제4f도)
감광막을 도포하고 노광한 후 에칭을 하여 제2금속층(47)의 전극분리영역을 제거하여 소스전극(47a)과 드레인전극(47b)를 형성한다. 이어서 드라이 에칭장치에 CCl4, SF6를 도입해서 불순물반도체층(46)을 에칭하여 소스와 드레인간의 n+ a-Si의 불순물 반도체층(46)을 선택적으로 제거한다.(제4g도)
따라서 이러한 제조방법에 의해 제조되는 박막트랜지스터는 기생용량에 의한 영향을 감소시켜주는 절연막이 게이트전극 상에 게이트전극을 마스크로하여 형성되어 기생용량을 감소시키며 기판전체에 걸쳐 균일한 기생용량이 유지되고 불순물반도체층은 게이트절연층, 반도체층에 이어서 연속적으로 증착됨으로 반도체층과 불순물반도체층사이에 자연산화막이 형성되지 않아 자연산화막을 제거하기 위한 불산처리공정이 필요없으며 반도체층과 불순물반도체층의 계면특성이 저하가 방지된다.
이러한 제조방법에 의해 제조되는 자기정렬형 박막트랜지스터는 투명유리기판(41) 상에 게이트전극(42)이 형성되어 있으며, 기생용량의 영향을 감소시켜주기 위한 절연막의 폭은 게이트전극을 마스크로 한 배면 노광방법에 의해 형성되기 때문에 게이트전극의 폭과 동일하다. 비정질 실리콘의 반도체층(45)은 게이트절연막(44) 상에 형성되어 있으며, 반도체층(45) 상에 형성된 불순물 반도체층(46)은 반도체층(45)의 일부분이 노출되도록 일정길이의 갭으로 분리되어 좌우측으로 나뉘어져 있으며, 양쪽으로 분리된 불순물 반도체층(46) 상에는 소스전극(47a)과 드레인전극(47b)이 형성되어 있다.
본 발명에 의하면, 게이트절연막 상에 게이트전극을 마스크로 한 배면노광법에 의해 기생용량을 일정하게 유지하기 위한 절연막이 형성됨으로, 불순물 반도체층을 게이트절연층, 반도체층에 이어서 연속적으로 증착할 수 있다.
Claims (2)
- 절연성기판에 제1금속층을 증착한 후 패터닝하여 게이트전극을 형성하는 단계와: 상기 게이트전극 및 상기 절연성기판 상에 제1절연층을 증착하는 단계와: 상기 제1절연층 상에 감광막을 도포하고 상기 게이트전극을 마스크로하여 배면 노광을 행한 후 상기 제1절연층을 에칭하는 단계와; 상기 에칭된 제1절연층 및 상기 절연성기판 상에 제2절연층, 반도체층 및 불순물 반도체층을 연속증착하는 단계와; 상기 반도체층과 상기 불순물 반도체층을 소정의 형상으로 패터닝하는 단계와; 상기 불순물 반도체층 및 상기 절연성기판 상에 제2금속층을 증착하는 단계와; 상기 제2금속층 및 상기 불순물 반도체층을 선택적으로 에칭하여 소스전극과 드레인전극을 형성하는 단계를 포함하여 이루어지는 박막트랜지스터의 제조방법.
- 절연성기판과: 절연성기판 상에 형성된 게이트전극과; 상기 게이트전극 상에 상기 게이트전극을 마스크로 하는 배면노광법에 의해 형성된 절연막과; 상기 절연막 및 상기 절연성기판 상에 형성된 게이트절연막과: 상기 게이트절연막 상에 형성된 반도체층과: 양쪽으로 분리되어 상기 반도체층 상에 형성된 불순물 반도체층과; 상기 불순물 반도체층에 대응하여 양쪽으로 분리형성되어 소스전극과 드레인전극을 이루는 제2금속층으로 이루어진 박막트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020666A KR100202234B1 (ko) | 1996-06-10 | 1996-06-10 | 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020666A KR100202234B1 (ko) | 1996-06-10 | 1996-06-10 | 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006140A KR980006140A (ko) | 1998-03-30 |
| KR100202234B1 true KR100202234B1 (ko) | 1999-06-15 |
Family
ID=19461363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960020666A KR100202234B1 (ko) | 1996-06-10 | 1996-06-10 | 박막트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100202234B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101201443B1 (ko) | 2005-07-29 | 2012-11-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조 방법 |
-
1996
- 1996-06-10 KR KR1019960020666A patent/KR100202234B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101201443B1 (ko) | 2005-07-29 | 2012-11-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조 방법 |
| US9006043B2 (en) | 2005-07-29 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006140A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6475837B2 (en) | Electro-optical device | |
| KR100333180B1 (ko) | Tft-lcd제조방법 | |
| US5913113A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| US5963797A (en) | Method of manufacturing semiconductor devices | |
| KR100250389B1 (ko) | 박막트랜지스터와 그 제조방법 및 액정표시장치 | |
| US4990460A (en) | Fabrication method for thin film field effect transistor array suitable for liquid crystal display | |
| JP2727562B2 (ja) | 表示装置 | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| KR100890745B1 (ko) | 박막 트랜지스터를 제작하는 방법, 및 액정 디스플레이 | |
| JPH06326314A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3808107B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6746959B2 (en) | Liquid crystal display and method | |
| JP3005918B2 (ja) | アクティブマトリクスパネル | |
| US6025605A (en) | Aligned semiconductor structure | |
| US5506165A (en) | Method of manufacturing liquid-crystal display panel | |
| KR100336881B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100202234B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100328847B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| JPH11154752A (ja) | 薄膜トランジスタおよびこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JP2699466B2 (ja) | 薄膜トランジスタ | |
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 | |
| KR20070051159A (ko) | 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080131 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |