KR950021061A - 실리사이드를 이용한 쌍극자 트랜지스터의 전극제조방법 - Google Patents

Abstract

본 발명은 실리사이드를 이용한 쌍극자 트랜지스터의 제조방법에 관한 것으로서, 종래에 실리콘 쌍극자 트랜지스터 제작시 기생성분인 베이스 전극저항을 줄이기 위하여 본 발명에서 컬렉터인 규소기판(1) 위에 절연막(2)을 형성하고, 그 위에 베이스 단결정박막(3)을 형성하는 공정(a)과, 이 위에 실리사이드 박막(4)을 도포하고, 감광막(5)을 도포하여 에미터-베이스 영역을 형성하는 공정(b)과, 노출된 상기 실리사이드 박막(4)을 습식식각하고 상기 감광막(5)을 제거하는 공정(c,d)과, 상기 실리사이드 박막(4)위에 절연막(6)을 도포하고, 감광막(5)을 이용하여 에미터-베이스를 정의한 후, 절연막(6)을 식각하고 상기 실리사이드 박막(4)을 습식식각하여 베이스 전극을 형성하는 공정(e)을 제공함으로써 제조공정수를 줄여 제조단가를 감소시키며, 응용범위가 넓은 초고속 소자를 제작할 수가 있다.

Description

실리사이드를 이용한 쌍극자 트랜지스터의 전극제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따라 완성된 단면도.

제3도는 본 발명에 따른 제조공정(a~e)을 나타낸 단면도.

Claims (2)

1. 컬렉터용 규소기판(1)에 활성영역과 비활성영역을 격리시키기 위하여 국부적으로 절연막(2)을 형성하고, 그 위에 베이스 단결정 박막(4)을 형성하는 공정(a)과, 상기 베이스 단결정 박막(4)위에 실리사이드 박막(4)을 도포하고, 그 위에 에미터-베이스 영역을 형성하기 위해서 감광막(5)을 형성하는 공정(b)과, 노출된 상기 실리사이드 박막(4)을 습식식각하는 공정(c)과, 상기 공정(c)후에 상기 감광막(5)을 제거하는 공정(d)과, 상기 감광막(5)이 제거된 상기 실리사이드 박막(4)위에 절연막(6)을 도포하고, 감광막(5)을 이용하여 에미터-베이스를 정의한 후, 상기 절연막(6)을 식각하고 실리사이드 박막(4)을 습식식각하여 베이스전극을 형성하는 공정(e)을 포함하는 실리사이드를 이용한 쌍극자 트랜지스터의 제조방법.
2. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.