KR970054204A - 마스크 롬의 제조방법 - Google Patents
마스크 롬의 제조방법 Download PDFInfo
- Publication number
- KR970054204A KR970054204A KR1019950048281A KR19950048281A KR970054204A KR 970054204 A KR970054204 A KR 970054204A KR 1019950048281 A KR1019950048281 A KR 1019950048281A KR 19950048281 A KR19950048281 A KR 19950048281A KR 970054204 A KR970054204 A KR 970054204A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- etching
- polysilicon
- tungsten
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Abstract
본 발명은 마스크 롬의 제조방법에 관한 것으로, 보다 상세하게는 낸드(NAND)형 마스크 롬의 제조공정시 미세한 간격의 워드 라인을 제조할 수 있는 마스크 롬의 제조방법에 관한 것으로, 본 실시예에 의하면 식각 선택비가 다른 절연막과 텅스텐을 형성하여 식각 공정을 진행하여 미세한 간격을 갖는 워드 라인을 구비하므로써 고집적화를 실현함과 더불어 소자의 제조 소율을 증대시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(a) 내지 (e)는 본 발명에 따른 마스크 롬이 제조방법을 설명하기 위한 각 제조공정에 있어서의 마스크 롬의 요부 단면도.
Claims (3)
- 반도체 기판상에 제1게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 폴리실리콘을 형성하는 단계; 상기 폴리실리콘 상부에 절연막 패턴을 형성하는 단계; 상기 절연막 패턴으로 노출된 폴리실리콘 부분에 텅스텐층을 형성하는 단계; 상기 텅스텐층의 일부분 상단 및 절연막 패턴의 양측벽에 존재하도록 절연막 스페이서를 형성하는 단계; 상기 노출된 텅스텐층을 식각하는 단계; 상기 결과물 상부에 SOG막을 형성하는 단계; 상기 SOG막, 절연막 패턴 및 절연막 스페이서를 상기 절연막 스페이서의 하부에 존재하는 텅스텐이 노출될 때까지 식각하는 단계; 상기 식각 공정시 잔존하는 절연막을 마스크로하여 텅스텐 및 텅스텐 하부의 폴리실리콘을 식각하는 단계; 상기 식각이 이루어진 폴리실리콘 상부의 절연막을 식각하여 워드 라인을 형성하는 단계; 및 상기 노출된 기판면에 불순물 이온 주입 공정을 진행하여 소오스 및 드레인 영역을 형성하는 것을 특징으로 하는 마스크 롬의 제조방법.
- 제1항에 있어서, 상기 절연막 패턴 및 스페이서를 구성하는 막은 산화막인 것을 특징으로 하는 마스크 롬의 제조방법.
- 제1항에 있어서, 상기 절연막 패턴 및 스페이서를 구성하는 막은 질화막인 것을 특징으로 하는 마스크 롬의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950048281A KR100192172B1 (ko) | 1995-12-11 | 1995-12-11 | 마스크 롬의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950048281A KR100192172B1 (ko) | 1995-12-11 | 1995-12-11 | 마스크 롬의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970054204A true KR970054204A (ko) | 1997-07-31 |
KR100192172B1 KR100192172B1 (ko) | 1999-06-15 |
Family
ID=19438978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950048281A KR100192172B1 (ko) | 1995-12-11 | 1995-12-11 | 마스크 롬의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100192172B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100700279B1 (ko) * | 2005-12-28 | 2007-03-26 | 동부일렉트로닉스 주식회사 | 플랫 노아 마스크롬의 제조 방법 |
-
1995
- 1995-12-11 KR KR1019950048281A patent/KR100192172B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100700279B1 (ko) * | 2005-12-28 | 2007-03-26 | 동부일렉트로닉스 주식회사 | 플랫 노아 마스크롬의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100192172B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960015739A (ko) | 반도체소자의 미세콘택 형성방법 | |
KR970054204A (ko) | 마스크 롬의 제조방법 | |
KR970008580A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR960043091A (ko) | 반도체장치의 제조방법 | |
KR970011616B1 (en) | Fabrication of mosfet | |
KR100438666B1 (ko) | 전계효과트랜지스터제조방법 | |
KR970003962A (ko) | 반도체 소자의 고집적 트렌지스터 제조 방법 | |
KR970030905A (ko) | 트랜지스터 제조방법 | |
KR970054340A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR970030809A (ko) | 마스크롬 제조방법 | |
KR970030800A (ko) | 반도체 소자의 비트라인 형성방법 | |
KR960026937A (ko) | 반도체 소자 제조방법 | |
KR970053021A (ko) | 반도체 소자의 형성 방법 | |
KR960015751A (ko) | 반도체소자의 미세패턴 형성방법 | |
KR970054201A (ko) | 마스크 롬의 제조방법 | |
KR960026174A (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
KR960026788A (ko) | 모스 트랜지스터 제조 방법 | |
KR970077357A (ko) | 모스(mos) 트랜지스터의 제조방법 | |
KR960002489A (ko) | 반도체 소자의 금속 콘택 형성방법 | |
KR930020716A (ko) | Itldd 구조의 반도체장치의 제조방법 | |
KR970054330A (ko) | 바이폴라 트랜지스터의 에미터 전극 형성방법 | |
KR950024329A (ko) | 반도체 장치 및 그의 제조방법 | |
KR970048969A (ko) | 마스크 롬의 제조방법 | |
KR970004037A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR970003704A (ko) | 폴리사이드 저도핑 드레인 구조의 트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041220 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |