KR960015739A - 반도체소자의 미세콘택 형성방법 - Google Patents

반도체소자의 미세콘택 형성방법 Download PDF

Info

Publication number
KR960015739A
KR960015739A KR1019940027927A KR19940027927A KR960015739A KR 960015739 A KR960015739 A KR 960015739A KR 1019940027927 A KR1019940027927 A KR 1019940027927A KR 19940027927 A KR19940027927 A KR 19940027927A KR 960015739 A KR960015739 A KR 960015739A
Authority
KR
South Korea
Prior art keywords
forming
insulating film
conductor
film
mask
Prior art date
Application number
KR1019940027927A
Other languages
English (en)
Other versions
KR0161731B1 (ko
Inventor
유의규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940027927A priority Critical patent/KR0161731B1/ko
Priority to US08/546,736 priority patent/US5550071A/en
Priority to CN95118265A priority patent/CN1043102C/zh
Priority to GB9521883A priority patent/GB2294587B/en
Priority to DE19540124A priority patent/DE19540124C2/de
Publication of KR960015739A publication Critical patent/KR960015739A/ko
Application granted granted Critical
Publication of KR0161731B1 publication Critical patent/KR0161731B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 미세콘택 형성방법에 관한 것으로, 공지의 기술로 트랜지스터를 형성하고 전체표면상부에 패드전도체를 형성한 다음, 상부구조를 평탄화시키는 절연막을 형성하고 그 상부에 콘택마스크를 이용하여 감광막패턴을 형성한 다음, 감광막패턴을 마스크로 하여 절연막을 식각함으로써 패드전도체를 노출시키고 노출된 패드전도체를 선택적으로 과도성장시킨 다음, 패드전도체를 마스크로 하여 절연막을 식각함으로써 절연막패턴을 형성하고 이를 마스크로 하여 과도성장된 제2전도체와 패드전도체를 일정두께 전면식각한 다음, 절연막패턴 사이에 다른 절연막을 형성하여 상부를 평탄화시키고 그 상부에 비트선을 형성하는 공정으로 반도체기판과 비트선을 미세콘택시킴으로써 반도체소자의 신뢰성 향상 및 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 미세콘택 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 실시예에 따른 반도체소자의 미세콘택 형성공정도.

Claims (6)

  1. 반도체기판 상부에 게이트용 산화막을 형성하는 공정과, 상기 게이트용 산화막 상부에 게이트전극용 다결정실리콘막을 형성하는 공정과, 상기 게이트전극용 다결정실리콘막 상부에 제1절연막을 형성한 공정과, 게이트전극 마스크를 이용하여 제1절연막, 게이트전극용 다결정실리콘막 및 게이트용 산화막을 순차적으로 식각함으로써 게이트전극과 게이트 산화막을 형성하는 공정과, 상기 제1절연막을 마스크로 하여 저농도의 불순물을 이온주입하는 공정과, 상기 제1절연막과 게이트전극의 측벽에 절연막 스페이서를 형성하는 공정과, 반도체기판 상부구조물을 마스크로 하여 고농도의 불순물을 이온주입함으로써 소오스/드레인접합영역을 형성하는 공정과, 전체표면상부에 패드전도체를 일정두께 형성하는 공정과, 상기 패드전도체 상부에 상부구조를 평탄화시키는 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 콘택마스크를 이용하여 감광막패턴을 형성하는 공정과, 상기 감광막패턴을 마스크로 하여 상기 패드전도체가 노출되도록 제2절연막을 식각하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 노출된 패드전도체를 선택적으로 성장시켜 제2전도체를 형성하는 공정과, 상기 제2전도체를 마스크로 하여 상기 제2절연막을 식각함으로써 제2절연막패턴을 형성하는 공정과, 상기 패드전도체와 제2전도체를 식각하는 공정과, 전체표면상부를 평탄화시키는 제3절연막을 형성하는 공정과, 상기 제2절연막패턴이 노출될때까지 전면식각을 실시하여 상부를 평탄화시키는 공정과, 전체표면상부에 일정두께 비트선용 제3전도체를 형성하는 공정과, 비트선 마스크를 이용하여 예정된 부분에 비트선을 형성함으로써 반도체기판과 비트선을 콘택시키는 공정을 포함하는 반도체소자의 미세콘택 형성방법.
  2. 제1항에 있어서, 상기 패드전도체는 다결정실리콘 및 폴리사이드로 이루어지는 군에서 임의로 선택되는 한가지로 형성하는 것을 특징으로 하는 반도체소자의 미세콘택 형성방법.
  3. 제1항에 있어서, 상기 제2전도층은 상기 식각된 제2절연막 상부 양측 끝부분에 중첩되도록 과도성장시켜 형성하는 것을 특징으로 하는 반도체소자의 미세콘택 형성방법.
  4. 제3항에 있어서, 상기 제2전도체는 상기 패드다결정실리콘막과 같은 높이로 형성하는 것을 특징으로 하는 반도체소자의 미세콘택 형성방법.
  5. 제1항에 있어서, 상기 제2전도체와 패드전도체 식각공정은 상기 제2절연막패턴과 제1절연막패턴을 식각장벽으로 하여 전면식각함으로써 형성하는 것을 특징으로 하는 반도체소자의 미세콘택 형성방법.
  6. 제1항에 있어서, 상기 반도체소자의 콘택크기는 절연막 스페이서의 두께로 조절하는 것을 특징으로 하는 반도체소자의 미세콘택 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940027927A 1994-10-28 1994-10-28 반도체소자의 미세콘택 형성방법 KR0161731B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940027927A KR0161731B1 (ko) 1994-10-28 1994-10-28 반도체소자의 미세콘택 형성방법
US08/546,736 US5550071A (en) 1994-10-28 1995-10-23 Method for forming micro contacts of semiconductor device
CN95118265A CN1043102C (zh) 1994-10-28 1995-10-25 形成半导体器件微细接触的方法
GB9521883A GB2294587B (en) 1994-10-28 1995-10-25 Method for forming contacts in a semiconductor device
DE19540124A DE19540124C2 (de) 1994-10-28 1995-10-27 Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940027927A KR0161731B1 (ko) 1994-10-28 1994-10-28 반도체소자의 미세콘택 형성방법

Publications (2)

Publication Number Publication Date
KR960015739A true KR960015739A (ko) 1996-05-22
KR0161731B1 KR0161731B1 (ko) 1999-02-01

Family

ID=19396343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940027927A KR0161731B1 (ko) 1994-10-28 1994-10-28 반도체소자의 미세콘택 형성방법

Country Status (5)

Country Link
US (1) US5550071A (ko)
KR (1) KR0161731B1 (ko)
CN (1) CN1043102C (ko)
DE (1) DE19540124C2 (ko)
GB (1) GB2294587B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2663900B2 (ja) * 1995-02-28 1997-10-15 日本電気株式会社 半導体装置の製造方法
US5792703A (en) * 1996-03-20 1998-08-11 International Business Machines Corporation Self-aligned contact wiring process for SI devices
JPH10112531A (ja) * 1996-08-13 1998-04-28 Hitachi Ltd 半導体集積回路装置の製造方法
FR2752644B1 (fr) * 1996-08-21 1998-10-02 Commissariat Energie Atomique Procede de realisation d'un transistor a contacts auto-alignes
EP0840371B1 (en) * 1996-10-30 2007-06-06 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor memory device
US5817579A (en) * 1997-04-09 1998-10-06 Vanguard International Semiconductor Corporation Two step plasma etch method for forming self aligned contact
US6849557B1 (en) 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
US6207543B1 (en) 1997-06-30 2001-03-27 Vlsi Technology, Inc. Metallization technique for gate electrodes and local interconnects
KR100272510B1 (ko) 1997-12-30 2000-12-01 김영환 반도체 소자의 콘택홀 형성방법
KR100292940B1 (ko) * 1998-03-30 2001-07-12 윤종용 디램 셀 캐패시터의 제조 방법
US6221711B1 (en) * 1998-05-11 2001-04-24 Micron Technology, Inc. Methods of electrically contacting to conductive plugs, methods of forming contact openings, and methods of forming dynamic random access memory circuitry
KR100331848B1 (ko) * 1999-07-20 2002-04-09 박종섭 반도체 소자의 콘택 패드 형성 방법
US6376384B1 (en) 2000-04-24 2002-04-23 Vanguard International Semiconductor Corporation Multiple etch contact etching method incorporating post contact etch etching
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
KR100640211B1 (ko) * 2003-04-03 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100604870B1 (ko) * 2004-06-16 2006-07-31 삼성전자주식회사 접합 영역의 어브럽트니스를 개선시킬 수 있는 전계 효과트랜지스터 및 그 제조방법
KR101598834B1 (ko) * 2010-02-17 2016-03-02 삼성전자주식회사 콘택 플러그를 구비한 반도체 소자 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
US5235199A (en) * 1988-03-25 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor memory with pad electrode and bit line under stacked capacitor
US5068711A (en) * 1989-03-20 1991-11-26 Fujitsu Limited Semiconductor device having a planarized surface
US5219779A (en) * 1989-05-11 1993-06-15 Sharp Kabushiki Kaisha Memory cell for dynamic random access memory
JP3166221B2 (ja) * 1991-07-23 2001-05-14 日本電気株式会社 半導体装置及びその製造方法
US5192703A (en) * 1991-10-31 1993-03-09 Micron Technology, Inc. Method of making tungsten contact core stack capacitor
US5296400A (en) * 1991-12-14 1994-03-22 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a contact of a highly integrated semiconductor device
KR930020669A (ko) * 1992-03-04 1993-10-20 김광호 고집적 반도체장치 및 그 제조방법
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
US5312768A (en) * 1993-03-09 1994-05-17 Micron Technology, Inc. Integrated process for fabricating raised, source/drain, short-channel transistors
US5478772A (en) * 1993-04-02 1995-12-26 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials

Also Published As

Publication number Publication date
GB2294587B (en) 1998-08-26
GB9521883D0 (en) 1996-01-03
CN1128405A (zh) 1996-08-07
US5550071A (en) 1996-08-27
KR0161731B1 (ko) 1999-02-01
GB2294587A (en) 1996-05-01
DE19540124C2 (de) 1997-12-18
DE19540124A1 (de) 1996-05-02
CN1043102C (zh) 1999-04-21

Similar Documents

Publication Publication Date Title
CN101952958B (zh) 包括鳍式晶体管的系统及装置以及其使用、制作及操作方法
KR960015739A (ko) 반도체소자의 미세콘택 형성방법
KR100673133B1 (ko) 반도체 소자의 제조 방법
KR960043267A (ko) 인버스 티(t)형 트랜지스터의 개선된 제조방법
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
TW345692B (en) Method of forming a floating gate in a flash memory device
KR970053912A (ko) 반도체 소자의 제조방법
KR960042931A (ko) Soi 구조를 갖는 반도체장치의 제조방법
KR20020055147A (ko) 반도체 소자의 제조방법
KR100281890B1 (ko) 실리콘-온-인슐레이터 소자의 제조방법 및 그 구조
KR970003468A (ko) 반도체소자의 콘택홀 형성방법
KR960043245A (ko) 반도체 메모리 소자 및 그 제조방법
KR100486755B1 (ko) 반도체 메모리장치의 미세배선 형성방법
KR970054360A (ko) 반도체소자의 트랜지스터 형성방법
KR0130177B1 (ko) 반도체소자의 미세 콘택 형성방법
KR100231731B1 (ko) 반도체 소자의 제조방법
KR970004057A (ko) 반도체 소자의 제조방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR960035899A (ko) 반도체 소자 제조 방법
KR960043103A (ko) 반도체소자의 소자분리절연막 형성방법
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법
KR960015813A (ko) 모스펫 형성방법
KR970003785A (ko) 불휘발성 반도체장치의 소자분리방법
KR970023885A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR970023887A (ko) 모스펫 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee