KR970054201A - 마스크 롬의 제조방법 - Google Patents
마스크 롬의 제조방법 Download PDFInfo
- Publication number
- KR970054201A KR970054201A KR1019950046920A KR19950046920A KR970054201A KR 970054201 A KR970054201 A KR 970054201A KR 1019950046920 A KR1019950046920 A KR 1019950046920A KR 19950046920 A KR19950046920 A KR 19950046920A KR 970054201 A KR970054201 A KR 970054201A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polysilicon
- pattern
- insulating film
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Abstract
본 발명은 마스크 롬의 제조방법에 관한 것으로, 보다 상세하게는 낸드(NAND)형 마스크 롬의 제조공정시 미세한 간격의 워드 라인을 제조할 수 있는 마스크 롬의 제조방법에 관한 것으로, 식각 선택비가 다른 두 개의 절연막을 이용하여 미세한 간격을 갖는 워드 라인을 구비하므로써 고집적화를 실현함과 더불어 소자의 제조 수율을 증대시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 a도 내지 e도는 본 발명의 [실시예1]에 따른 마스크 롬의 제조방법을 설명하기 위한 각 제조공정에 있어서의 마스크롬의 요부 단면도.
Claims (2)
- 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 폴리실리콘을 형성하는 단계; 상기 폴리실리콘 상부에 제1절연막 패턴을 형성하는 단계; 상기 폴리실리콘 상부와 제1절연막 패턴의 상부 및 양측벽부에 질화막을 고르게 증착하는 단계; 상기 결과물 상부에 제2절연막을 형성하고, 에치백하여 제2절연막 패턴을 형성하는 단계; 상기 제1절연막 패턴 상부 및 제1, 제2절연막 패턴사이에 존재하는 질화막을 제거하는 단계; 상기 제1 및 제2절연막 패턴을 마스크로 하여 하부의 폴리실리콘을 식각하는 단계; 및 상기 식각이 이루어진 폴리실리콘 상부의 제1, 제2 절연막 패턴 및 질화막을 식각하여 워드라인을 형성하는 단계를 포함하는 것을 특징으로 하는 마스크 롬의 제조방법.
- 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 폴리실리콘을 형성하는 단계; 상기 폴리실리콘 상부에 절연막 패턴을 형성하는 단계; 상기 결과물이 매립되도록 감광막을 형성하는 단계; 상기 감광막을 상기 질화막 패턴 사이에 일정 간격을 두고 노광 및 현상하여 감광막 패턴을 형성하는 단계; 상기 절연막 패턴 및 감광막 패턴을 식각 마스크로 하여 하부의 폴리실리콘을 식각하는 단계; 상기 식각이 이루어진 폴리실리콘 상부에 존재하는 절연막 패턴 및 감광막 패턴을 제거하여 워드 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 마스크 롬의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046920A KR100204412B1 (ko) | 1995-12-05 | 1995-12-05 | 마스크 롬의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046920A KR100204412B1 (ko) | 1995-12-05 | 1995-12-05 | 마스크 롬의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970054201A true KR970054201A (ko) | 1997-07-31 |
KR100204412B1 KR100204412B1 (ko) | 1999-06-15 |
Family
ID=19437964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950046920A KR100204412B1 (ko) | 1995-12-05 | 1995-12-05 | 마스크 롬의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100204412B1 (ko) |
-
1995
- 1995-12-05 KR KR1019950046920A patent/KR100204412B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100204412B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970054201A (ko) | 마스크 롬의 제조방법 | |
KR970063431A (ko) | 하프톤 위상 시프트 마스크를 사용한 반도체 디바이스의 제조 방법 | |
KR970009826B1 (ko) | 하프톤(Half-Tone)형 위상반전마스크 형성방법 | |
KR970016794A (ko) | 하프톤 위상 반전 마스크의 제조 방법 | |
KR19980048210A (ko) | 반도체 장치의 미세 패턴 형성 방법 | |
KR970016754A (ko) | 반도체 장치용 마스크 제조방법 | |
KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR970013064A (ko) | 반도체소자의 미세패턴 형성방법 | |
KR970013046A (ko) | 반도체 소자의 제조 방법 | |
KR970054204A (ko) | 마스크 롬의 제조방법 | |
KR960026635A (ko) | 금속배선 형성방법 | |
KR970051898A (ko) | 반도체 장치의 패턴 형성 방법 | |
KR970052761A (ko) | 반도체소자의 패턴 형성방법 | |
KR970023705A (ko) | 반도체장치의 개구부형성방법 | |
KR960043030A (ko) | 반도체 소자의 형성방법 | |
KR950001925A (ko) | 반도체소자 제조방법 | |
KR960035921A (ko) | 전계효과트랜지스터 제조방법 | |
KR970054205A (ko) | 고집적 마스 롬(mask rom) 제조 방법 | |
KR19980052471A (ko) | 반도체 소자의 제조 방법 | |
KR930006839A (ko) | 반도체 제조공정의 미세패턴 형성방법 | |
KR970018028A (ko) | 반도체 장치의 금속 콘택 형성방법 | |
KR970022517A (ko) | 포토마스크 및 그 제조방법 | |
KR970018041A (ko) | 반도체 소자의 미세 콘택홀 형성 방법 | |
KR960039161A (ko) | 반도체장치 제조시의 패턴 형성방법 | |
KR970048969A (ko) | 마스크 롬의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |