KR100204412B1 - 마스크 롬의 제조방법 - Google Patents

마스크 롬의 제조방법 Download PDF

Info

Publication number
KR100204412B1
KR100204412B1 KR1019950046920A KR19950046920A KR100204412B1 KR 100204412 B1 KR100204412 B1 KR 100204412B1 KR 1019950046920 A KR1019950046920 A KR 1019950046920A KR 19950046920 A KR19950046920 A KR 19950046920A KR 100204412 B1 KR100204412 B1 KR 100204412B1
Authority
KR
South Korea
Prior art keywords
polysilicon
pattern
forming
insulating film
etching
Prior art date
Application number
KR1019950046920A
Other languages
English (en)
Other versions
KR970054201A (ko
Inventor
강응열
김형덕
이성한
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950046920A priority Critical patent/KR100204412B1/ko
Publication of KR970054201A publication Critical patent/KR970054201A/ko
Application granted granted Critical
Publication of KR100204412B1 publication Critical patent/KR100204412B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 마스크 롬의 제조방법에 관한 것으로, 보다 상세하게는 낸드(NAND)형 마스크 롬의 제조공정시 미세한 간격의 워드 라인을 제조할 수 있는 마스크 롬의 제조방법에 관한 것으로, 식각 선택비가 다른 두 개의 절연막을 이용하여 미세한 간격을 갖는 워드 라인을 구비하므로써 고집적화를 실현함과 더불어 소자의 제조 수율을 증대시킬 수 있다.

Description

마스크 롬의 제조방법
제1도는 종래의 마스크 롬의 제조방법을 설명하기 위한 도면.
제2도 a도 내지 e도는 본 발명의 [실시예1]에 따른 마스크 롬의 제조방법을 설명하기 위한 각 제조공정에 있어서의 마스크롬의 요부 단면도.
제3도 a도 내지 f는 본 발명의 [실시예2]에 따른 마스크 롬의 제조방법을 설명하기 위한 각 제조공정에 있어서의 마스크롬의 요부 단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 반도체 기판 12, 22 : 게이트 산화막
13, 23 : 폴리실리콘 13' : 워드 라인
14 : 제1절연막 패턴 15 : 질화막
16 : 제2절연막 패턴 24 : 질화막 패턴
25,25' : 감광막
본 발명은 마스크 롬의 제조방법에 관한 것으로, 보다 상세하게는 낸드(NAND)형 마스크 롬의 제조공정시 미세한 간격의 워드 라인을 제조할 수 있는 마스크 롬의 제조방법에 관한 것이다.
일반적으로 마스크 롬의 비휘발성 기억소자(Non-Volatile Memory)로서 전원을 끊더라도 소자내의 정보는 지워지지 않고 그대로 유지되는 기억소자이다.
즉, 한 트랜지스터로서 한 비트(BIT)의 저장상태를 실현하며 저장된 데이터를 판독만 하게 된다.
이와 같이 마스크 롬은 제조업체가 사용자로부터 주문을 받아(ROM CODE) 마스크에 패턴을 형성한 후 실리콘 웨이퍼에 데이터를 기록하여 영구히 사용하는데, 이는 프로그램된 데이터를 사용중에 바꿀 필요가 없고 데이터를 판독만 함으로서, 게임기의 게임팩, 사무 자동화(OA : Office Automation), 전자수첩이나 프린터등의 문자 데이터를 저장하는 비교적 단순화된 셀의 구조를 갖는다.
또한 단위 셀당 비트 가격이 가장 낮아 사용자가 개발 완료된 시스템을 대량 생산할 경우에 많이 사용된다.
이러한 특성을 갖는 종래의 낸드 마스크 롬은 다음과 같은 제조 공정에 의하여 제조된다.
제1도에 도시된 바와 같이, 반도체 기판(1)상에 박막의 게이트 산화막(3)을 증착하고, 그상부에 워드라인용 폴리실리콘(4)을 증착하고, 워드라인의 형태로 식각한다. 이때 상기 미세한 간격을 갖는 워드라인을 형성하기 위하여 해상력이 높은 스텝퍼를 사용하여 패터닝한다. 그리고 나서, 전체 구조물 상부에 산화막을 형성하고, 이방성 블랭킷 식각을 실시하여 워드 라인 측벽(5)을 형성한다. 그리고 나서, 소오스, 드레인(6,7)을 형성하기 위한 이온 주입 공정을 실시하고, 어닐링 하여 마스크 롬의 소자 영역을 구축한다 그리고 난다음, 전체 구조물 상에 평탄화 절연물(8)을 형성하고, 소정 영역을 식각하여 콘택홀을 형성한 다음, 비트라인 콘택(9)을 형성하고, 이후 공정을 진행한다.
그러나, 종래에는 미세한 간격의 워드 라인을 패터닝하기 위하여는 해상력이 높은 스텝퍼를 사용하여야만 하므로, 더욱 미세한 간격의 워드 라인을 제조하기 위하여는 더 높은 해상도를 갖는 스텝퍼를 구비하여야 하므로, 초미세 간격을 갖는 워드라인을 형성하기 위하여는 새로운 장비의 추가가 요구되었다.
따라서, 본 발명의 목적은 낸드형 마스크롬의 제조방법에 있어서, 해상도가 높은 스텝퍼의 구비 없이, 미세한 간격을 갖는 워드라인을 형성하여 고집적화를 실현함과 더불어 소자의 제조 수율을 증대시킬 수 있는 마스크롬의 제조방법을 제공하는 데에 있다.
상기 목적을 달성하기 위하여, 본 발명은, 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 폴리실리콘을 형성하는 단계; 상기 폴리실리콘 상부에 제1절연막 패턴을 형성하는 단계; 상기 폴리실리콘 상부와 제1절연막 패턴의 상부 및 양측벽부에 질화막을 고르게 증착하는 단계; 상기 결과물 상부에 제2절연막을 형성하고, 에치백하여 제2절연막 패턴을 형성하는 단계; 상기 제1절연막 패턴 상부 및 제1, 제2절연막 패턴사이에 존재하는 질화막을 제거하는 단게; 상기 제1 및 제2절연막 패턴을 마스크로 하여 하부의 폴리실리콘을 식각하는 단계; 및 상기 식각이 이루어진 폴리실리콘 상부의 제1, 제2절연막 패턴 및 질화막을 식각하여 워드라인을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 폴리실리콘을 형성하는 단계; 상기 폴리실리콘 상부에 절연막 패턴을 형성하는 단계; 상기 결과물이 매립되도록 감광막을 형성하는 단계; 상기 감광막을 상기 질화막 패턴 사이에 일정 간격을 두고 노광 및 현상하여 패턴을 형성하는 단계; 상기 절연막 패턴 및 감광막 패턴을 식각 마스크로 하여 하부의 폴리실리콘을 식각하는 단계; 상기 식각이 이루어진 폴리실리콘 상부에 존재하는 절연막 패턴 및 감광막 패턴을 제거하여 워드라인을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하 본 발명의 일 실시예를 첨부 도면을 참고하여 상세히 설명한다.
[실시예1]
첨부한 도면 제2도 (a)내지 (f)는 일 실시예에 관련되는 마스크롬의 제조공정을 나타내는 단면도이다.
우선, 제2도 (a)에 도시된 바와 같이, 반도체 기판(11) 상부에 게이트 산화막(12)을 소정 두께로 형성하고, 게이트 전극용 폴리실리콘(13)을 증착한다. 그리고, 상기 증착된 폴리실리콘(13) 상부에 절연막을 형성하고, 이를 일정 간격으로 패터닝하여 제1절연막 패턴(14)을 형성한다.
그리고, 제2도(b)에 도시된 바와 같이, 상기 결과물 전면에 질화막(15)을 상기 제1절연막 패턴(14)의 상부와 양측벽 및 노출된 폴리실리콘층(13)의 상부에 고르게 증착되도록 충분한 두께로 형성한다. 이때, 상기 질화막(15)의 증착방식은 스텝 커버리지가 우수한 PECVD(plasma enhanced chemical vapor deposition) 방식으로 증착한다.
그 후, 제2도 (c)에 도시된 바와 같이, 상기 결과물이 매립되도록 상기 질화막(15)과 식각 선택비가 우수한 절연막 예를들어, 산화막 또는 감광막을 충분한 두께로 형성하고, 이 절연막을 상기 질화막이 노출될때까지 에치백하여 제2절연막 패턴(16)을 형성한다. 바람직하게는, 상기 제2절연막 패턴(16)을 이루는 절연막과 질화막의 선택비를 더욱 향상시키기 위하여 어닐링 공정을 실시한다.
이어서, 제2도 (d)에 도시된 바와 같이, 상기 제1 및 제2절연막 패턴(14) 상부 및 양측벽에 존재하는 질화막을 이방성 식각하여 제거한다.
그런다음, 제2도 (e)에 도시된 바와 같이, 상기 제1절연막 패턴(14)과 잔존하는 질화막(15) 및 제2절연막 패턴(16)을 식각 마스크로 하여 하부의 폴리실리콘(13)을 플라즈마 건식식각한다.
이어서, 제2도 (f)에 도시된 바와 같이, 상기 식각이 이루어진 폴리실리콘 상부의 제1 및 제2절연막 패턴(14,16) 및 질화막을 제거하여 소망하는 마스크 롬의 워드 라인(13')을 형성한다.
이 후는, 도시하지 않았지만, 소오스 드레인을 형성하기 위한 이온 주입 및 층간 절연막 콘택 및 금속 배선 공정을 실시하여 소망하는 낸드형 마스크 롬을 형성한다.
[실시예 2]
첨부한 도면 제3도 (a) 내지 (e)는 일 실시예에 관련되는 마스크 롬의 제조공정을 나타내는 단면도이다.
먼저, 제3도 (a)에 도시된 바와 같이, 반도체 기판(21) 상부에 게이트 산화막(22)을 소정 두께로 형성하고, 게이트 전극용 폴리실리콘(23)을 증착한다. 그리고, 상기 증착된 폴리실리콘(23) 상부에 질화막을 형성하고, 이를 일정 간격으로 패터닝하여 질화막 패턴(24)을 형성한다.
그리고, 제3도 (b)에 도시된 바와 같이, 상기 질화막 패턴이 매립될만큼의 충분한 두께의 감광막(25)을 형성한다.
그 후, 제3도 (c)에 도시된 바와 같이, 상기 감광막을 노광 및 현상하여 질화막 패턴(24)과 패턴사이에 일정한 간격을 두고, 감광막 패턴(25')을 형성한다.
이어서, 제2도 (d)에 도시된 바와 같이, 상기 질화막 패턴(24)과 감광막 패턴(25')을 마스크로 하여 하부의 폴리실리콘(22)을 이방성 식각한다.
그런다음, 제3도(e)에 도시된 바와 같이, 상기 식각이 이루어진 폴리실리콘 상부의 질화막 패턴(24) 및 감광막 패턴(25)을 제거하여 워드라인(26)을 형성한다.
이상과 같이, 본 발명에 따르면, 식각 선택비가 다른 두 개의 절연막을 이용하여 미세한 간격을 갖는 워드 라인을 구비하므로써 고집적화를 실현함과 더불어 소자의 제조 수율을 증대시킬 수 있다.
또한 본 발명에서는 식각비가 다른 절연막을 산화막, 질화막, 감광막으로 한정하여 설명하였지만, 상기 세가지막 이외에도 식각 선택비가 우수한 막이면, 모두 적용됨을 당업자는 알 수 있다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 이 기술에 속하는 당업자에게 자명할 뿐만 아니라 용이하게 발명해낼 수 있다. 따라서 여기에 첨부된 청구범위는 앞서 설명된 것에 한정하지 않고, 상기의 청구범위는 이 발명에 내재되어 있는 특허성 있는 신규한 모든 것을 포함하며, 아울러 이 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해서 균등하게 처리되는 모든 특징을 포함한다.

Claims (2)

  1. 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 폴리실리콘을 형성하는 단계; 상기 폴리실리콘 상부에 제1절연막 패턴을 형성하는 단계; 상기 폴리실리콘 상부와 제1절연막 패턴의 사아부 및 양측벽부에 질화막을 고르게 증착하는 단계; 상기 결과물 상부에 제2절연막을 형성하고, 에치백하여 제2절연막 패턴을 형성하는 단계; 상기 제1절연막 패턴 상부 및 제1, 제2절연막 패턴사이에 존재하는 질화막을 제거하는 단계; 상기 제1 및 제2절연막 패턴을 마스크로 하여 하부의 폴리실리콘을 식각하는 단계; 및 상기 식각이 이루어진 폴리실리콘 상부의 제1, 제2 절연막 패턴 및 질화막을 식각하여 워드라인을 형성하는 단계를 포함하는 것을 특징으로 하는 마스크 롬의 제조방법.
  2. 반도체 기판상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 폴리실리콘을 형성하는 단계; 상기 폴리실리콘 상부에 절연막 패턴을 형성하는 단계; 상기 결과물이 매립되도록 감광막을 형성하는 단계; 상기 감광막을 상기 질화막 패턴 사이에 일정 간격을 두고 노광 및 현상하여 감광막 패턴을 형성하는 단계; 상기 절연막 패턴 및 감광막 패턴을 식각 마스크로 하여 하부의 폴리실리콘을 식각하는 단계; 상기 식각이 이루어진 폴리실리콘 상부에 존재하는 절연막 패턴 및 감광막 패턴을 제거하여 워드 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 마스크 롬의 제조방법.
KR1019950046920A 1995-12-05 1995-12-05 마스크 롬의 제조방법 KR100204412B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046920A KR100204412B1 (ko) 1995-12-05 1995-12-05 마스크 롬의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046920A KR100204412B1 (ko) 1995-12-05 1995-12-05 마스크 롬의 제조방법

Publications (2)

Publication Number Publication Date
KR970054201A KR970054201A (ko) 1997-07-31
KR100204412B1 true KR100204412B1 (ko) 1999-06-15

Family

ID=19437964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046920A KR100204412B1 (ko) 1995-12-05 1995-12-05 마스크 롬의 제조방법

Country Status (1)

Country Link
KR (1) KR100204412B1 (ko)

Also Published As

Publication number Publication date
KR970054201A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
KR100204412B1 (ko) 마스크 롬의 제조방법
KR20000042460A (ko) 반도체소자의 비트라인 콘택 형성방법
KR100192172B1 (ko) 마스크 롬의 제조방법
US6335244B1 (en) Method for producing nonvolatile semiconductor memory device
US6727195B2 (en) Method and system for decreasing the spaces between wordlines
US6830975B2 (en) Method of forming field effect transistor comprising at least one of a conductive metal or metal compound in electrical connection with transistor gate semiconductor material
KR100327428B1 (ko) 반도체 소자의 제조 방법
KR0135690B1 (ko) 반도체소자의 콘택 제조방법
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
US6818524B1 (en) Method of improving alignment for semiconductor fabrication
CN100527381C (zh) 制造快闪存储器件的方法
KR100455379B1 (ko) 플래시 메모리 장치의 제조방법
US5972749A (en) Method for preventing P1 punchthrough
KR100353524B1 (ko) 마스크롬의제조방법
US6180459B1 (en) Method for fabricating a flash memory with shallow trench isolation
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
US6221698B1 (en) Process for making high density mask ROM
JP2008135649A (ja) 半導体装置の製造方法
KR100382545B1 (ko) 반도체 소자의 제조방법
KR100526481B1 (ko) 게이트 스페이스 형성 방법
KR100213981B1 (ko) 마스크 롬의 제조방법
KR0172778B1 (ko) 반도체 소자 제조 방법
KR100218727B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100418921B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee