KR100526481B1 - 게이트 스페이스 형성 방법 - Google Patents
게이트 스페이스 형성 방법 Download PDFInfo
- Publication number
- KR100526481B1 KR100526481B1 KR10-2003-0101276A KR20030101276A KR100526481B1 KR 100526481 B1 KR100526481 B1 KR 100526481B1 KR 20030101276 A KR20030101276 A KR 20030101276A KR 100526481 B1 KR100526481 B1 KR 100526481B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate
- pattern
- oxide
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 claims description 8
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 claims description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 2
- 239000001569 carbon dioxide Substances 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000001459 lithography Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 150000004767 nitrides Chemical class 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 포토레지스트를 패턴하고 산화막을 증착하고, 에치 백하여 패턴의 측면에 측벽을 형성하여 리소그래피의 한계를 극복하고, 게이트간의 스페이스를 조절할 수 있는 게이트 스페이스 형성 방법에 관한 것이다.
본 발명의 게이트 스페이스 형성 방법은 기판상에 게이트 절연막, 도전체, 제1산화막을 증착하는 단계; 상기 제1산화막 상부에 포토레지스트를 형성하고 패터닝하는 단계; 상기 포토레지스트 패턴이 형성된 기판상에 제2산화막을 증착하는 단계; 상기 제2산화막 및 제1산화막을 식각하여 산화물 측벽을 형성하는 단계; 상기 산화물 측벽과 포토레지스트 패턴을 식각 마스크로 상기 도전체를 식각하는 단계; 및 상기 포토레지스트 패턴, 산화물 측벽 및 노출된 게이트 절연막을 제거하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 게이트 스페이스 형성 방법은 게이트 패턴이 형성된 기판상에 산화막을 증착하고 에치 백으로 식각함으로써 패턴의 측면에 측벽을 형성하고, 상기 측벽을 이용하여 식각함으로써 리소그래피의 한계에 상관없이 좁은 게이트 스페이스를 형성할 수 있을 뿐만 아니라, 제조 공정 비용 및 제조 시간을 단축할 수 있는 장점이 있다.
Description
본 발명은 게이트 형성시 게이트간 스페이스를 조절하는 방법에 관한 것으로, 보다 자세하게는 게이트를 형성하기 위해 패턴을 형성한 후, 패턴상에 산화막을 형성하고 에치 백으로 패턴의 상부의 산화막을 제거함으로써, 형성되는 측벽을 이용하여 게이트간의 스페이스를 조절할 수 있는 게이트 스페이스 형성 방법에 관한 것이다.
플래시 메모리 소자는 전기적으로 데이터의 소거와 저장이 가능하고, 전원이 공급되지 않아도 데이터의 보존이 가능하다는 장점을 갖고 있어, 최근 디지털 카메라, MP3, 스마트 카드 및 PDA와 같은 다양한 분야에서 그 응용범위를 확대하고 있다. 이러한 플래시 소자는 메모리 셀 어레이의 구조에 따라 크게, 낸드형(NAND type)과 노어형(NOR type)으로 구분되는데, 낸드형은 고속으로 쓰기/지우기 동작이 가능하고, 노어형은 고속으로 읽기 및 블록 쓰기가 가능하다는 장점이 있어, 각각의 장점이 부각되는 응용처에서의 사용이 증가되고 있는 추세이다.
이들 가운데, 본 발명과 직접적으로 관련되는 노어형 비휘발성 반도체 소자는 하나의 비트 라인에 싱글 트랜지스터로 구성되는 다수의 메모리 셀이 병렬로 연결되고, 비트 라인에 연결되는 드레인과 공통 소스 라인에 연결되는 소스 사이에 하나의 셀 트랜지스터만 연결되도록 이루어져, 메모리 셀의 전류가 증대되고 고속동작이 가능하나, 비트 라인 콘택과 소스 라인이 차지하는 면적의 증대로 인해 메모리 소자의 고집적화가 어렵다는 단점을 갖는다.
이와 같은 단점을 극복하기 위해 질화 측벽을 이용하여 좁은 면적의 스페이스를 구현하고 있다.
대한민국 공개특허 제2002-0078886호는 소정의 적층구조를 갖는 기판상에 제1임의막을 증착한 후, 노광공정으로 패터닝하고, 상기 제1임의막 측면에 제2임의막으로 사이드월 스페이서를 형성하여 게이트 스페이스의 넓이를 조절하는 기술을 소개하였고, Hui 등의 미합중국 특허 제6,583,009호는 소정의 적층 구조물상에 희생 더미층을 형성하고, 상기 희생 더미층 상부에 ARC를 형성하고, 상기 ARC를 패턴한 후, ARC 측면에 사이드월(sidewall) 스페이서를 형성한다. 이후 ARC를 제거하고 사이드월 스페이서를 이용하여 게이트를 식각하여 게이트를 형성하는 기술을 소개하였다.
도 1a 내지 도 1f는 종래 기술에 의한 게이트 형성 스페이스 형성 공정의 단면도이다.
먼저, 도 1a에서 보는 바와 같이 소정의 소자가 형성된 기판(11)상에 게이트 절연막(12), 게이트를 형성하기 위한 도전체(13), 산화막(14) 및 제1질화막(15)을 순차적으로 적층한다.
다음, 도 1b에서 보는 바와 같이 포토레지스트를 코팅한 후, 노광 공정으로 패터닝하여 패턴(16)을 형성하고, 상기 패턴을 이용하여 제1질화막을 식각한다.
다음, 도 1c에서 보는 바와 같이 상기 패턴을 제거한 다음, 제2질화막(17)을 증착한다.
다음, 도 1d에서 보는 바와 같이 에치 백(Etch Back) 공정으로 제1질화막의 상부와 산화막 상부에 증착된 제2질화막을 식각하여 제1질화막의 측면에 질화막 측벽(18)이 형성되도록 한다.
다음, 도 1e에서 보는 바와 같이 식각 공정으로 노출된 산화막 및 도전체를 순차적으로 식각한다.
다음, 도 1f에서 보는 바와 같이 상기의 패턴, 질화 측벽 및 노출된 게이트 절연막을 식각하여 게이트(19)를 형성하고, 게이트가 형성됨으로써 게이트간의 스페이스(20)를 형성한다.
그러나, 상기와 같은 종래의 질화 측벽을 이용하여 게이트를 형성하고 좁은 면적의 스페이스를 형성하는 방법은 많은 공정이 추가적으로 들어가야 하기 때문에 추가적인 비용과 시간을 요구한다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 패턴을 제거하지 않고, 패턴 상에 산화막을 증착한 후 식각하여 패턴의 측면에 측벽을 형성함으로써 게이트 스페이스의 넓이를 상기 산화막의 두께로 쉽게 제어하면서 게이트를 형성할 수 있어, 제조 비용을 낮추고, 공정을 단순화할 수 있도록 하는 기술을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판상에 게이트 절연막, 도전체, 제1산화막을 증착하는 단계; 상기 제1산화막 상부에 포토레지스트를 형성하고 패터닝하는 단계; 상기 포토레지스트 패턴이 형성된 기판상에 제2산화막을 증착하는 단계; 상기 제2산화막 및 제1산화막을 식각하여 산화물 측벽을 형성하는 단계; 상기 산화물 측벽과 포토레지스트 패턴을 식각 마스크로 상기 도전체를 식각하는 단계; 및 상기 포토레지스트 패턴, 산화물 측벽 및 노출된 게이트 절연막을 제거하는 단계를 포함하여 이루어진 게이트 스페이스 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2e는 본 발명에 의한 게이트 스페이스 형성 방법에 대한 공정 단면도이다.
먼저, 도 2a는 기판상에 게이트 절연막, 도전체 및 제1산화막을 순차적으로 적층하고 포토레지스트를 사진 식각 공정으로 패턴을 형성하는 단계이다. 도에서 보는 바와 같이 소정의 소자가 형성된 기판(21)상에 게이트 절연막(22)을 증착하고, 후속 공정에서 식각되어 게이트를 형성하는 도전체(23)를 증착하고 제1산화막(24)을 증착한 후, 포토레지스트를 코팅하고 노광 현상하여 게이트 스페이스를 형성하기 위한 패턴(25)을 형성한다. 이때 상기 패턴은 종래 기술에서 사용되는 리소그래피 공정을 이용하여 패턴하여도 무방하다. 그 이유는 본 발명의 후속 공정에서 적은 넓이의 게이트 스페이스를 형성할 수 있기 때문이다.
다음, 도 2b는 상기 포토레지스트 패턴이 형성된 기판상에 제2산화막을 증착하는 단계이다. 도에서 보는 바와 같이 패턴이 형성된 기판상에 제2산화막(26)을 증착하는 단계로서, 상기 제2산화막은 후속 공정에 의해 게이트 스페이스를 형성하는 마스크로 사용되므로, 상기 제2산화막의 두께는 게이트 스페이스에 직접적으로 영향을 준다. 따라서 제2산화막의 두께는 상기 패턴의 너비 및 원하는 게이트 스페이스의 너비를 고려해서 증착한다. 이 때 상기 제2산화막은 포토레지스트가 녹아 흘러내리는 현상을 방지하기 위해 저온에서 증착해야만 하기 때문에 LT-PECVD(Low Temp-Plasma Enhanced Chemical Vapor Deposition, 이하 LT-PECVD)와 같이 저온에서 산화막을 형성할 수 있는 장치를 이용해야 한다. 즉, 100 내지 300℃의 온도 범위에서 0.1 내지 10Torr의 공정 압력으로 50 내지 13.56MHz의 파워를 사용하여 실란(SiH4) 가스와 이산화탄소(CO2) 또는 실란(SiH4) 가스와 이산화질소(N
2O) 가스의 혼합가스를 사용하는 LT-PECVD로 제2산화막을 형성한다.
다음, 도 2c는 상기 제2산화막 및 제1산화막을 식각하여 산화물 측벽을 형성하는 단계이다. 도에서 보는 바와 같이 에치 백 공정으로 패턴 상부의 제2산화막을 식각하고, 패턴에 의해 노출된 제1산화막을 식각하여 제1산화막 하부의 도전체의 표면을 노출시킨다. 상기와 같은 에치 백 공정으로 제1산화막의 측면에 제2산화막이 잔존하여 측벽을 형성(27)한다.
다음, 도 2d는 상기 산화물 측벽과 포토레지스트 패턴을 식각 마스크로 상기 도전체를 식각하는 단계이다. 도에서 보는 바와 같이 포토레지스트 패턴과 측벽을 이용하여 도전체를 식각함으로써 게이트(28)를 형성한다. 상기 도전체는 폴리 실리콘, 단결정 실리콘, 화합물 반도체 또는 금속이 사용될 수 있다.
다음, 도 2e는 상기 포토레지스트 패턴, 산화물 측벽 및 노출된 게이트 절연막을 제거하는 단계이다. 도에서 보는 바와 같이 스트립(Strip) 및 에슁(Ashing) 공정으로 패턴을 제거하고, 산화막으로 형성되어 있는 측벽 및 게이트 형성으로 인해 노출된 게이트 절연막을 불산(HF) 등과 같은 산화막 식각 공정을 이용하여 식각한다. 상기 식각 공정이 끝나게 되면, 게이트(28a)와 게이트(28b) 사이에 게이트 스페이스(29)가 형성된다.
따라서, 종래의 리소그래피 공정을 이용하여 패턴을 형성하고, 도 2b에서 설명한 제2산화막을 증착할 때, 상기 제2산화막의 두께를 조절하여 패턴 측면에 형성되는 산화막 측벽의 두께를 조절할 수 있다. 상기 측벽의 두께에 의해 게이트 스페이스의 CD(Critical Dimension)가 결정되어 종래의 리소그래피 공정에서는 형성할 수 없는 게이트 스페이스를 형성할 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 게이트 스페이스 형성 방법은 게이트 패턴이 형성된 기판상에 산화막을 증착하고 에치 백으로 식각함으로써 패턴의 측면에 측벽을 형성하고, 상기 측벽을 이용하여 식각함으로써 리소그래피의 한계에 상관없이 좁은 게이트 스페이스를 형성할 수 있을 뿐만 아니라, 제조 공정 비용 및 제조 시간을 단축할 수 있는 효과가 있다.
도 1a 내지 도 1f는 종래 기술에 의한 게이트 스페이스 형성 방법.
도 2a 내지 도2e는 본 발명에 의한 게이트 스페이스 형성 방법.
Claims (6)
- 기판상에 게이트 절연막, 도전체, 제1산화막을 증착하는 단계;상기 제1산화막 상부에 포토레지스트를 형성하고 패터닝하는 단계;상기 포토레지스트 패턴이 형성된 기판상에 제2산화막을 증착하는 단계;상기 제2산화막 및 제1산화막을 식각하여 산화물 측벽을 형성하는 단계;상기 산화물 측벽과 포토레지스트 패턴을 식각 마스크로 상기 도전체를 식각하는 단계; 및상기 포토레지스트 패턴, 산화물 측벽 및 노출된 게이트 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 게이트 스페이스 형성 방법.
- 제 1항에 있어서,상기 제2산화막 및 제1산화막의 식각은 에치 백을 이용함을 특징으로 하는 게이트 스페이스 형성 방법.
- 제 1항에 있어서,상기 도전체는 폴리 실리콘, 단결정 실리콘, 화합물 반도체 및 금속 중 어느 하나임을 특징으로 하는 게이트 스페이스 형성 방법.
- 제 1항에 있어서,상기 제2산화막은 LT-PECVD 장치를 사용하여 증착함을 특징으로 하는 게이트 스페이스 형성 방법.
- 제 4항에 있어서,상기 제2산화막은 100 내지 300℃의 온도 범위에서 0.1 내지 10Torr의 공정 압력으로 50 내지 13.56MHz의 파워를 사용하여 증착함을 특징으로 하는 게이트 스페이스 형성 방법.
- 제 1항에 있어서,상기 제2산화막은 실란 가스와 이산화탄소의 혼합가스 또는 실란 가스와 이산화질소가스의 혼합가스 중 어느 하나를 이용하여 증착함을 특징으로 하는 게이트 스페이스 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101276A KR100526481B1 (ko) | 2003-12-31 | 2003-12-31 | 게이트 스페이스 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0101276A KR100526481B1 (ko) | 2003-12-31 | 2003-12-31 | 게이트 스페이스 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069309A KR20050069309A (ko) | 2005-07-05 |
| KR100526481B1 true KR100526481B1 (ko) | 2005-11-08 |
Family
ID=37259736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0101276A KR100526481B1 (ko) | 2003-12-31 | 2003-12-31 | 게이트 스페이스 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100526481B1 (ko) |
-
2003
- 2003-12-31 KR KR10-2003-0101276A patent/KR100526481B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050069309A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7732343B2 (en) | Simplified pitch doubling process flow | |
| US9330934B2 (en) | Methods of forming patterns on substrates | |
| KR100669105B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| US6787843B2 (en) | Nonvolatile semiconductor memory cell and associated semiconductor circuit configuration and method for the fabrication of the circuit configuration | |
| US7829936B2 (en) | Split charge storage node inner spacer process | |
| KR100526481B1 (ko) | 게이트 스페이스 형성 방법 | |
| US7015148B1 (en) | Reduce line end pull back by exposing and etching space after mask one trim and etch | |
| KR101368544B1 (ko) | 간이화한 피치 더블링 프로세스 플로우 | |
| US20080032492A1 (en) | Method of manufacturing flash memory device | |
| JP2005513800A (ja) | 不揮発性メモリセルの製造 | |
| US6830975B2 (en) | Method of forming field effect transistor comprising at least one of a conductive metal or metal compound in electrical connection with transistor gate semiconductor material | |
| KR20100108715A (ko) | 비휘발성 메모리 장치의 제조방법 | |
| US7071085B1 (en) | Predefined critical spaces in IC patterning to reduce line end pull back | |
| US8039891B2 (en) | Split charge storage node outer spacer process | |
| KR100529649B1 (ko) | 비휘발성 반도체 메모리 소자의 제조 방법 | |
| KR20010064212A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100664789B1 (ko) | 플래시 메모리의 부유 게이트 형성 방법 | |
| KR20050031299A (ko) | 플래시 메모리의 컨트롤 게이트 제조방법 | |
| KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR20060008593A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR20000033434A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR20050064323A (ko) | 플래쉬 메모리 소자의 게이트 형성방법 | |
| KR20010108988A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20030057896A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20070069892A (ko) | 플래쉬 메모리 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |