KR100664789B1 - 플래시 메모리의 부유 게이트 형성 방법 - Google Patents
플래시 메모리의 부유 게이트 형성 방법 Download PDFInfo
- Publication number
- KR100664789B1 KR100664789B1 KR1020040113660A KR20040113660A KR100664789B1 KR 100664789 B1 KR100664789 B1 KR 100664789B1 KR 1020040113660 A KR1020040113660 A KR 1020040113660A KR 20040113660 A KR20040113660 A KR 20040113660A KR 100664789 B1 KR100664789 B1 KR 100664789B1
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- forming
- photoresist pattern
- flash memory
- polycrystalline silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Abstract
본 발명에 따른 플래시 메모리의 부유 게이트 형성 방법은, 소자 분리막을 갖는 반도체 기판에 다결정 실리콘막을 형성하는 단계와, 다결정 실리콘막의 상부에 포토레지스트를 도포한 후 노광 및 현상 공정을 통해 부유게이트가 형성되는 영역이 오픈되는 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴에 맞추어서 다결정 실리콘막을 식각하여 부유게이트를 형성한 후 포토레지스트 패턴을 제거하는 단계를 포함한다.
이와 같이, 본 발명은 비트라인(B)과 워드라인(W) 방향의 식각을 동시 진행하기 위한 포토레지스트 패턴을 형성하여 부유 게이트를 형성함으로서, 부유 게이트 형성 공정을 단순화시킬 수 있다.
부유 게이트, 플로팅 게이트
Description
도 1은 종래의 플래시 메모리 소자의 부유게이트 패턴을 도시한 레이아웃도이고,
도 2는 도 1의 A-A'의 절단면을 도시한 도면이고,
도 3은 종래의 플래시 메모리 소자의 부유 게이트 형성 과정을 도시한 흐름도이고,
도 4는 본 발명에 따른 플래쉬 메모리의 부유 게이트 형성 과정을 도시한 흐름도이고,
도 5는 본 발명에서 이용되는 포토레지스트 패턴의 모양을 도시한 도면이다.
본 발명은 플래쉬 메모리 제조 방법에 관한 것으로, 특히 플래쉬 메모리의 부유게이트 형성 방법에 관한 것이다.
반도체 메모리 소자는 전원공급이 중단되면 메모리에 저장된 내용을 손실하 는 휘발성 메모리 소자와 전원공급이 중단되더라도 메모리에 저장된 내용이 손실되지 않는 비휘발성 메모리 소자가 있다. 최근에 비휘발성 메모리 소자중의 하나인 플래쉬 메모리가 퍼스널 컴퓨터나 스틸 카메라(Still Camera)등의 저장소자로 널리 사용되고 있다. 비휘발성 메모리 소자는 제어게이트에 전압을 인가하여 반도체 기판에 있는 전자들을 부유게이트내로 포획함으로써 원하는 정보를 반영구적으로 저장할 수 있다. 이러한 비휘발성 메모리 소자는 큰 결합율(Coupling Ratio)을 확보하여야 한다. 결합율은 부유게이트내에 전하를 저장할 수 있는 능력, 즉 커패시턴스에 의해 결정된다. 부유게이트의 커패시턴스를 증가시키기 위하여 (1)부유게이트위에 형성되는 유전막을 ONO구조로 형성하는 방법과, (2)부유게이트의 표면에 반구형의 그레인들(Hemi-Spherical Grains)을 형성하는 방법과, (3)부유게이트의 면적을 가능한 한 크게 형성하는 방법등이 제안되고 있다. 이러한 방법중 (3)의 방법을 사용하는 경우, 현재의 사진식각기술의 한계 때문에 인접한 부유게이트들 사이의 간격을 일정범위이하로 줄이는 것이 매우 제한된다.
도 1은 종래의 플래시 메모리 소자의 셀 어레이 구조를 도시한 레이아웃 도이다. 참조부호 100은 활성영역을, 참조부호 110은 부유게이트를 각각 나타낸다. 부유게이트들 사이의 간격은 a이다. 도 2는 도 1의 A-A'의 절단면을 따라 도시된 비휘발성 메모리 소자의 단면도이다. 반도체 기판(50)위에 소자분리막(100)이 형성되어 있으며, 반도체 기판(50)상의 일정영역에 부유게이트(110)가 형성되어 있다. 도 2를 참조하면, 부유게이트의 면적을 크게 하기 위하여 부유게이트의 폭(b)을 증가시키는 방법은 부유게이트들 사이의 간격(a)에 의해 제한됨을 알 수 있다.
이하, 도 1 내지 도 3을 참조하여, 종래의 플래쉬 메모리 소자의 부유게이트 형성방법을 설명한다. 도 3은 종래의 플래쉬 메모리 소자의 부유 게이트 형성방법을 도시한 흐름도이다.
먼저, 소자 분리막(100)이 형성된 반도체 기판(50) 상에 2000Å의 다결정 실리콘 및 실리콘 질화막을 순차적으로 형성한 후 어닐 공정을 실시하고, 버퍼 산화막을 형성한다(S300, S302, S304)
그런 다음, 버프 산화막의 상부에 포토레지스트를 도포하고 나서 노광 및 현상 공정을 통해 비트라인(B) 식각을 위한 포토레지스트 패턴을 형성하고, 포토레지스트 패턴에 맞추어서 실리콘 질화막을 식각하여 비트라인(B)에 대응되는 실리콘 질화막 패턴을 형성한 후 포토레지스트 패턴을 제거한다(S306, S308).
그리고 나서, 결과물 상에 포토레지스트를 도포한 후 노광 및 현상 공정을 통해 워드 라인(W) 식각을 위한 포토레지스트 패턴을 형성하고, 포토레지스트 패턴에 맞추어서 실리콘 질화막 패턴을 식각하여 부유 게이트를 형성하기 위한 하드마스크로 사용될 실리콘 질화막 패턴을 형성한 다음 포토레지스트 패턴을 제거한다(S310, S312).
단계 S312에서 형성된 실리콘 질화막 패턴을 하드마스크로 하여 다결정 실리콘막을 식각한다. 그 결과, 소자분리막(100)의 표면이 노출되어 다결정실리콘막을 패터닝함으로써, 부유게이트(110)가 완성된다(S314).
그러나, 상기와 같은 종래의 부유 게이트 형성 방법은 두 번의 패터닝 공정, 어닐 공정, 세 번의 식각 공정을 통해 부유게이트가 형성되기 때문에 공정이 복잡 할 뿐만 아니라 제조 단가가 비싸다는 단점이 있다.
또한, 종래의 부유 게이트 형성 방법은 부유 게이트를 형성하기 위해 하드마스크로 사용되는 실리콘 질화막 패턴을 제거하기 위해 습식 식각 공정이 필요하기 때문에 제조 공정이 복잡할 뿐만 아니라 반도체 소자의 제조 단가가 올라가는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 비트라인(B)과 워드라인(W) 방향의 식각을 동시 진행하기 위한 포토레지스트 패턴을 형성하여 부유 게이트를 형성함으로서, 부유 게이트 형성 공정을 단순화시킬 수 있는 플래시 메모리의 부유 게이트 형성 방법을 제공하고자 한다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명은, 소자 분리막을 갖는 반도체 기판에 다결정 실리콘막을 형성하는 단계와, 상기 다결정 실리콘막의 상부에 포토레지스트를 도포하는 단계와, 상기 포토레지스트에 노광 및 현상 공정을 실시하여 상기 부유 게이트의 비트라인(B)과 워드라인(W)을 동시 식각할 수 있는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴에 맞추어서 상기 다결정 실리콘막을 식각하여 부유게이트를 형성한 후 상기 포토레지스트 패턴을 제거하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 4는 본 발명에 따른 플래쉬 메모리의 부유 게이트 형성 과정을 도시한 흐 름도이고, 도 5는 본 발명에서 이용되는 포토레지스트 패턴의 모양을 도시한 도면이다.
본 발명에 대한 설명은 도 1, 도 2 및 도 5를 참조하여 설명하기로 한다.
도 4에 도시된 바와 같이, 소자 분리막(100)이 형성된 반도체 기판(50) 상에 2000Å의 다결정 실리콘을 형성한 후 어닐 공정을 실시한다(S400, S402).
그런 다음, 다결정 실리콘의 상부에 포토레지스트를 도포하고 나서 노광 및 현상 공정을 통해 비트라인(B)과 워드라인(W) 식각을 위한 포토레지스트 패턴, 즉 도 5에 도시된 바와 같이 부유 게이트가 형성될 영역을 제외한 영역들을 오픈시킨 포토레지스트 패턴을 형성한다(S404).
이와 같이, 비트라인(B)과 워드라인(W)의 식각을 동시 진행할 수 있는 포토레지스트 패턴을 형성하기 위해 이에 적합한 마스크 제조가 필요하고, 한번 패터닝으로 부유 게이트를 형성하기 위해서 부유 게이트의 유효 게이트 길이를 확보하기 위해 OPC 공정이 필요하다. 이러한 OPC 공정이 적용된 포토레지스트 패턴은 도 5에 도시된 바와 같다.
단계 S404에서 형성된 포토레지스트 패턴에 맞추어서 다결정 실리콘을 식각한 후 포토레지스트 패턴을 제거함으로서 부유 게이트(110)가 완성된다(S406, S408).
본 발명에 따르면, 비트라인(B)과 워드라인(W) 방향의 식각을 동시 진행하기 위한 포토레지스트 패턴을 형성하여 부유 게이트를 형성함으로서, 부유 게이트 형성 공정을 단순화시킬 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
이상 설명한 바와 같이, 본 발명은 비트라인(B)과 워드라인(W) 방향의 식각을 동시 진행하기 위한 포토레지스트 패턴을 형성하여 부유 게이트를 형성함으로서, 한번의 패터닝 공정, 세 번의 식각 공정, 한번 열공정을 생략할 수 있어 공정을 단순화시킬 수 있을 뿐만 아니라 원가 절감 및 TAT 확보가 가능하다.
또한, 본 발명은 실리콘 질화막 패턴을 형성할 필요가 없기 때문에 부유 게이트 형성 후 ONO 막질 증착 전에 질화막 패턴 제거 공정이 필요하지 않아 전체적으로 플래시 메모리 제조 공정을 단순화시킬 수 있다.
Claims (1)
- 소자 분리막을 갖는 반도체 기판에 다결정 실리콘막을 형성하는 단계와,상기 다결정 실리콘막의 상부에 포토레지스트를 도포하는 단계와,상기 포토레지스트에 노광 및 현상 공정을 실시하여 상기 부유 게이트의 비트라인(B)과 워드라인(W)을 동시 식각할 수 있는 포토레지스트 패턴을 형성하는 단계와,상기 포토레지스트 패턴에 맞추어서 상기 다결정 실리콘막을 식각하여 부유게이트를 형성한 후 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 플래시 메모리의 부유 게이트 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113660A KR100664789B1 (ko) | 2004-12-28 | 2004-12-28 | 플래시 메모리의 부유 게이트 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040113660A KR100664789B1 (ko) | 2004-12-28 | 2004-12-28 | 플래시 메모리의 부유 게이트 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060075101A KR20060075101A (ko) | 2006-07-04 |
| KR100664789B1 true KR100664789B1 (ko) | 2007-01-04 |
Family
ID=37167687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040113660A KR100664789B1 (ko) | 2004-12-28 | 2004-12-28 | 플래시 메모리의 부유 게이트 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100664789B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426257B1 (en) | 1998-01-07 | 2002-07-30 | Nec Corporation | Flash memory and manufacturing method therefor |
| KR20020075008A (ko) * | 2001-03-23 | 2002-10-04 | 삼성전자 주식회사 | 반도체 장치의 트렌치 트렌치 격리 구조 및 그 형성 방법 |
| KR20030089360A (ko) * | 2002-05-17 | 2003-11-21 | 주식회사 하이닉스반도체 | 산화막용 ｃｍｐ 슬러리 및 이를 이용한 반도체 소자의형성 방법 |
| KR20040065442A (ko) * | 2003-01-14 | 2004-07-22 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
-
2004
- 2004-12-28 KR KR1020040113660A patent/KR100664789B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426257B1 (en) | 1998-01-07 | 2002-07-30 | Nec Corporation | Flash memory and manufacturing method therefor |
| KR20020075008A (ko) * | 2001-03-23 | 2002-10-04 | 삼성전자 주식회사 | 반도체 장치의 트렌치 트렌치 격리 구조 및 그 형성 방법 |
| KR20030089360A (ko) * | 2002-05-17 | 2003-11-21 | 주식회사 하이닉스반도체 | 산화막용 ｃｍｐ 슬러리 및 이를 이용한 반도체 소자의형성 방법 |
| KR20040065442A (ko) * | 2003-01-14 | 2004-07-22 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060075101A (ko) | 2006-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7604926B2 (en) | Method of manufacturing a semiconductor device | |
| US7352018B2 (en) | Non-volatile memory cells and methods for fabricating non-volatile memory cells | |
| KR101170289B1 (ko) | 반도체 구조물, 다중 라인 형성 방법, 및 단일 포토마스크로 고밀도 구조 및 저밀도 구조를 형성하는 방법 | |
| US7544613B2 (en) | Method of manufacturing semiconductor device with an improved wiring layer structure | |
| US8309469B2 (en) | Method of fabricating semiconductor device | |
| US7898019B2 (en) | Semiconductor constructions having multiple patterned masking layers over NAND gate stacks | |
| JPH07161851A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| US8546258B2 (en) | Method of fabricating metal contact using double patterning technology and device formed thereby | |
| KR20090026927A (ko) | 임베디드 반도체 소자 및 그 제조 방법 | |
| US9099532B2 (en) | Processes for NAND flash memory fabrication | |
| KR100454135B1 (ko) | 비휘발성 기억소자의 형성방법 | |
| JP4704015B2 (ja) | 半導体装置及び半導体記憶装置の製造方法 | |
| KR101096907B1 (ko) | 반도체 소자 및 그 형성방법 | |
| JP2004266279A (ja) | フローティングゲートの形成方法及びこれを利用した不揮発性メモリ装置の製造方法 | |
| KR100664789B1 (ko) | 플래시 메모리의 부유 게이트 형성 방법 | |
| US11374103B2 (en) | Gate structure and photomask of NAND memory and method for making the same | |
| JP2008066725A (ja) | Ｅｅｐｒｏｍ装置及びその製造方法 | |
| US7125808B2 (en) | Method for manufacturing non-volatile memory cells on a semiconductor substrate | |
| KR100572327B1 (ko) | 불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법 | |
| US20050230738A1 (en) | NAND type flash memory device, and method for manufacturing the same | |
| KR20060099157A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100823694B1 (ko) | 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법 | |
| JP3974108B2 (ja) | 半導体装置の製造方法 | |
| KR20050070802A (ko) | 플래시 메모리 제조방법 | |
| KR100526481B1 (ko) | 게이트 스페이스 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |