KR20040065442A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20040065442A
KR20040065442A KR1020030002419A KR20030002419A KR20040065442A KR 20040065442 A KR20040065442 A KR 20040065442A KR 1020030002419 A KR1020030002419 A KR 1020030002419A KR 20030002419 A KR20030002419 A KR 20030002419A KR 20040065442 A KR20040065442 A KR 20040065442A
Authority
KR
South Korea
Prior art keywords
film
etching
metal silicide
layer
photoresist pattern
Prior art date
Application number
KR1020030002419A
Other languages
English (en)
Inventor
안용덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030002419A priority Critical patent/KR20040065442A/ko
Publication of KR20040065442A publication Critical patent/KR20040065442A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

초저압에서 유전체막을 건식 식각하는 공정을 포함하는 반도체 소자의 제조방법에 대하여 개시한다. 본 발명의 일 실시예에 의한 반도체 소자의 제조방법은 반도체 기판 상에 터널 산화막, 제1 폴리실리콘막, 제1 유전체막, 제2 폴리실리콘막, 금속 실리사이드막 및 제2 유전체막을 순차적으로 형성한다. 계속해서 제2 유전체막 상에 포토레지스트막을 형성하고, 노광 및 현상하여 포토레지스트 패턴을 형성한다. 계속해서, 건식 식각 장치에서 공정 압력을 90 미리토르(mT)에서 250 미리토르(mT) 사이가 되게 하여, 포토레지스트 패턴을 식각 마스크로 사용하여 제2 유전체막을 식각한 다음, 금속 실리사이드막, 제2 폴리실리콘막, 제1 유전체막 및 제1 폴리실리콘막을 식각함으로써 부유 게이트 패턴을 형성할 수 있다.

Description

반도체 소자의 제조 방법{Fabrication method for a semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 초저압에서 건식 식각 공정을 실시하는 단계를 포함하는 반도체 소자의 제조방법에 관한 것이다.
반도체 장치가 고집적화 및 고성능화 되면서, 반도체 산업은 급격한 성장을 이루어내고 있다. 그리고, 이러한 반도체 산업의 급격한 성장은 반대로 반도체 장치의 고집적화 및 고성능화에 대한 요구를 더욱 심화시키고 있다. 반도체 장치는 증착 공정, 이온 주입 공정, 사진 공정, 식각 공정 및 세정 공정 등의 각 단위 공정을 반복 수행하여, 원하는 회로 패턴을 반도체 기판 및 특정의 물질막에 구현하는 것이기 때문에, 고집적화 및 고성능화는 이들 각 단위 공정 기술의 발전이 뒷받침되어야 한다.
이중에서 식각 공정 특히 건식 식각 공정은 양호한 식각 프로파일을 가진 초미세화된 회로 패턴을 형성함에 있어서 필수적인 공정 기술이다. 특히, 건식 식각 공정을 사용하여, 금속 실리사이드막을 포함하는 다중 적층막 구조물의 프로파일이 버티컬(vertical)하도록 형성하기란 용이하지 않다. 예를 들어, 금속 실리사이드(metal silicide)막의 일부가 움푹 파이거나 반대로 식각이 되지 않을 수도 있으며, 금속 실리사이드막을 포함하는 다중 적층막 구조물의 프로파일이 버티컬(vertical)하지 못하는 등의 문제가 발생하곤 한다.
건식 식각 공정을 사용하여 물질막 패턴을 형성하고자 할 경우에는 소망하는식각 프로파일만이 아니라, 여러 가지 요소를 고려해야 한다. 예를 들어, 식각율(etching rate) 및 식각 균일성, 하부막 등의 다른 막질과의 식각 선택성 및 폴리머 등의 파티클 발생률 등도 식각 프로파일에 영향을 미치게 된다. 이러한 요소들은 식각 장치, 공급 가스의 특성, 챔버 내부의 압력을 비롯한 각종 공정 조건 및 식각 마스크의 성질 등에 영향을 받는다.
건식 식각 공정은 이온 충격을 이용한 물리적 방법이나 플라즈마 상태의 이온에 의한 화학 작용을 이용한 화학적 방법 또는 이 두 가지 방법 모두를 이용하는데, 식각 장치의 챔버 내부 압력은 어느 정도의 저압 상태로 유지된다. 이를 위하여 식각 장치에는 진공 펌프 등이 설치되어 있는데, 진공 펌프의 작동을 통하여 공정 내부의 압력이 유지되고, 식각 부산물은 폴리머 등도 식각 장치 외부로 배출시킨다.
종래의 건식 식각 공정에서는 공정 챔버 내부의 압력은 250 미리토르(mT) 이상이었다. 특히, 플래시 메모리 장치의 부유 게이트 패턴을 형성하고자 할 경우에 이 압력이 사용되었다. 부유 게이트 패턴은 터널 산화막, 제1 폴리실리콘막, 제1 유전체막(ONO막), 제2 폴리실리콘막, 금속 실리사이드막 및 하드마스크막 등의 제2 유전체막으로 이루어진 적층체로서, 포토레지스트 패턴을 사용하여 제2 유전체막을 식각하여 패턴을 형성할 경우에 250mT 이상의 압력이 사용되었다.
그런데, 250mT 이상의 압력에서 제2 유전체막 패턴을 형성한 다음, 그 상부의 포토레지스트 패턴을 제거하고 이 제2 유전체막 패턴을 식각 마스크로 사용하여 하부의 금속 실리사이드막을 식각할 경우에, 금속 실리사이드막의 일부가 움푹 들어가는 현상이 발생하곤 한다. 이 현상이 도 1의 사진에 나타나 있다. 도 1의 사진에는 4개의 부유 게이트라인으로 된 패턴이 도시되어 있는데, 그 중에서 점선으로 표시된 세 번째 게이트라인의 우측 상부가 움푹 들어간 모습이 도시되어 있다.
이와 같이 제2 유전체 패턴을 식각 마스크로 이용한 건식 식각 공정에서 금속 실리사이드막이 움푹 파이는 현상은 그 이전 공정 즉, 제2 유전체 패턴을 형성하기 위한 식각 공정에서 발생하는 폴리머의 양과 관계가 있는 것으로 평가되고 있다.
또한, 250mT 이상의 압력에서 건식 식각 공정을 진행할 경우에 포토레지스트 패턴이 휘는 현상이 자주 발생한다. 포토레지스트 패턴이 휘는 경우에는 휘어져서 굽은 포토레지스트 패턴이 식각되어야 할 하부막을 일부 가리기 때문에, 가려진 하부막은 제대로 식각이 이루어지지 않는 문제가 생기곤 한다.
본 발명이 이루고자 하는 기술적 과제는 금속 실리사이드막의 일부가 움푹 패이는 현상이 발생하는 것을 방지하고, 포토레지스트 패턴이 휘어져서 하부막의 일부가 식각되지 않는 것을 방지할 수 있는 건식 식각 공정을 포함하는 반도체 소자의 제조방법을 제공하는데 있다.
도 1은 종래 기술에 따라 제조된 게이트 라인에 포함된 금속 실리사이드의 측면에 발생한 손상을 보여주는 SEM 사진이고,
도 2는 종래 기술에 따라 제조된 게이트 라인에 포함된 금속 실리사이드 패턴 및 본 발명에 따라 제조된 게이트 라인에 포함된 금속 실리사이드 패턴을 대비하여 보여주는 TEM 사진이고,
도 3a 및 도 3c는 본 발명의 바람직한 일 실시예에 따른 반도체 소자의 제조방법을 보여주는 단면도들이고,
도 4a 및 도 4d는 본 발명의 바람직한 다른 실시예에 따른 반도체 소자의 제조방법을 보여주는 단면도들이다.
( 도면의 주요 부분에 대한 부호의 설명 )
100, 200 : 기판 150, 250 : 금속 실리사이드막
160 : 유전체막 210 : 터널 산화막
220 : 제1 폴리실리콘막 230 : 제1 유전체막
240 : 제2 폴리실리콘막 260 : 제2 유전체막
170a, 270a : 포토레지스트 패턴
상기한 기술적 과제를 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 금속 실리사이드막을 식각하는 공정의 이전 단계인 유전체막 건식 식각 공정에서, 공정 압력을 250mT 이하의 압력으로 설정하여 유전체막을 건식 식각한 다음,금속 실리사이드막을 건식 식각하는 것을 특징으로 한다.
본 발명에 의한 반도체 소자의 제조방법의 바람직한 일 실시예는 반도체 기판 상에 금속 실리사이드막 및 유전체막을 순차적으로 형성하는 단계, 유전체막 상에 포토레지스트막을 형성하는 단계, 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계, 건식 식각 장치에서 공정 압력을 90 미리토르(mT)에서 250 미리토르(mT) 사이가 되게 하여, 포토레지스트 패턴을 식각 마스크로 사용하여 상기 유전체막을 식각하는 단계 및 금속 실리사이드막을 식각하는 단계를 포함한다.
본 실시예의 일 측면에 의하면, 금속 실리사이드막을 식각하는 단계 이전에, 포토레지스트 패턴을 제거하는 단계를 더 포함하며, 패터닝된 유전체막을 식각 마스크로 사용하여 금속 실리사이드막을 식각한다.
본 발명에 의한 반도체 소자의 제조방법의 바람직한 다른 실시예는 반도체 기판 상에 터널 산화막, 제1 폴리실리콘막, 제1 유전체막, 제2 폴리실리콘막, 금속 실리사이드막 및 제2 유전체막을 순차적으로 형성하는 단계, 제2 유전체막 상에 포토레지스트막을 형성하는 단계, 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계, 건식 식각 장치에서 공정 압력을 90 미리토르(mT)에서 250 미리토르(mT) 사이가 되게 하여, 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제2 유전체막을 식각하는 단계 및 금속 실리사이드막, 제2 폴리실리콘막, 제1 유전체막 및 제1 폴리실리콘막을 식각하는 단계를 포함한다.
본 실시예의 일 측면에 의하면, 금속 실리사이드막을 식각하기 이전에 포토레지스트 패턴을 제거하는 단계를 더 포함하고, 따라서 패터닝된 유전체막을 식각 마스크로 사용하여 금속 실리사이드막을 건식 식각할 수 있다. 그리고, 제1 폴리실리콘막 및/또는 제2 폴리실리콘막은 도핑된 폴리실리콘이나 비정형 폴리실리콘으로 형성할 수 있다.
본 발명의 실시예들에 의하면, 상기한 건식 식각 단계들은 건식 식각 장치에서 인-시츄(in-situ)로 수행할 수 있으며, 그리고 금속 실리사이드막은 텅스텐 실리사이드로 형성할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.
먼저, 도 2를 참조하여 본 발명의 실시예에 따라 건식 식각 공정을 수행했을 때의 금속(텅스텐) 실리사이드막의 식각 프로파일과 종래 기술에 따라 250mT 보다 큰 압력에서 건식 식각 공정을 실시했을 때의 식각 프로파일에 대하여 살펴보기로 한다.
도 2는 포토레지스트 패턴을 식각 마스크로 이용하여 유전체막을 우선 식각한 다음, 이 포토레지스트 패턴을 제거하고 유전체막만을 식각 마스크로 이용하여 그 하부의 텅스텐 실리사이드를 식각했을 때의 텅스텐 실리사이드 패턴에 대한 TEM 사진이다. 여기서, 왼쪽에 도시된 사진은 종래 기술에 따라서 250mT 보다 큰 압력에서 유전체막을 식각한 경우이고, 오른쪽에 도시된 사진은 본 발명에 따라서 90mT 와 250mT 사이의 압력에서 건식 식각 공정을 실시한 경우이다.
도 2를 참조하면 알 수 있는 바와 같이, 종래 기술에 의한 경우에는 본 발명의 실시예에 의한 경우보다 폴리머가 많이 텅스텐 실리사이드의 측벽에 부착되어 있는 것을 알 수 있다. 그리고, 이와 같은 프로파일이 형성된 경우에는 텅스텐 실리사이드가 이온들과 충돌하여 손상을 입게 된다. 그 결과, 전술한 도 1에서와 같이 텅스텐 실리사이드의 일부가 움푹 파이는 현상이 생긴다. 반면, 본 발명에서와 같이, 폴리머가 적게 부착되면 양호한 프로파일을 얻을 수가 있다.
계속해서, 본 발명의 바람직한 일 실시예에 의한 반도체 소자의 제조방법을 도 3a 내지 도 3c를 참조하여 살펴본다.
도 3a를 참조하면, 먼저 반도체 기판(100) 상에 금속 실리사이드막(150)을 소정의 두께로 증착한 다음, 계속해서 금속 실리사이드막(150) 상에 유전체막(160)을 증착한다. 여기서, 금속 실리사이드막(150) 및 유전체막(160)을 증착하는 방법에는 제한이 없으며, 또한 유전체막(160)의 기능 및 종류에 대해서도 제한이 없다. 예컨대, 유전체(160)막은 하드마스크막이거나 반사방지막일 수 있으며 또한 이들 막의 복합체일 수도 있다.
계속해서 도 3b를 참조하면, 유전체막(160) 상에 포토레지스트막(미도시)을 형성한 다음, 통상적인 사진 공정을 진행한다. 즉, 포토마스크를 이용하여 노광한 다음, 이를 현상액으로 현상한다. 그러면 유전체막(160)의 상부에 소정의 포토레지스트 패턴(170a)이 만들어진다.
계속해서, 이 포토레지스트 패턴(170a)을 식각 마스크로 사용하여 하부의 유전체막(160)을 식각한다. 이 경우 이방성 식각을 위하여 건식 식각 공정이 사용된다. 본 실시예에서는 건식 식각 공정이 실시되는 식각 장치의 공정 챔버 내부 압력을 초저압 즉 약 90mT에서 250mT 사이가 되도록 설정하는 것이 바람직하다. 이를 위하여, 식각 장치에는 공정 챔버 내부의 압력을 유지하기 위하여 터보 펌프 등과 같은 장치를 설치할 수 있다.
건식 식각 공정시 챔버 내부의 압력을 이와 같이 초저압으로 설정하면, 식각 부산물인 폴리머 등이 많이 반도체 기판에 부착되는 것을 방지할 수 있다. 특히, 이 부산물이 유전체막의 측벽이나 노출된 금속 실리사이드막 상에 많이 부착되는 것을 방지할 수가 있다.
계속해서 도 3c를 참조하면, 하부의 금속 실리사이드막(150)에 대한 식각 공정을 실시하여 금속 실리사이드막 패턴(150a)을 형성한다. 이 때, 식각 마스크로서 포토레지스트 패턴(170a)을 사용할 수도 있고, 아니면 포토레지스트 패턴(170a)을 제거하고 유전체막 패턴(160a)을 식각 마스크로 사용할 수도 있다. 즉, 후자의 경우에는 금속 실리사이드막에 대한 식각 공정을 실시하기 전에, 포토레지스트 패턴(170a)을 제거하기 위한 애슁 공정을 먼저 실시한다. 본 발명은 특히, 포토레지스트 패턴없이 유전체막 패턴을 식각 마스크로 사용하여, 금속 실리사이드 패턴을 형성하고자 할 경우에 유용하다.
지금부터는, 본 발명의 다른 바람직한 실시예에 의한 반도체 소자의 제조방법을 도 4a 내지 도 4c를 참조하여 살펴본다.
도 4a를 참조하면, 먼저 반도체 기판(200) 상에 터널 산화막(210), 제1 폴리실리콘막(220), 제1 유전체막(230), 제2 폴리실리콘막(240), 금속 실리사이드막(260)을 소정의 두께로 순차적으로 증착한 다음, 계속해서 금속 실리사이드막(250) 상에 제2 유전체막(260)을 증착한다. 전술한 바와 마찬가지로, 각각의 막을 증착하는 방법에는 제한이 없다.
터널 산화막(210)은 반도체 기판을 열산화시킴으로써 형성할 수 있다. 터널 산화막(210)은 예컨대 약 80-100Å 정도의 두께를 갖도록 할 수 있다. 그리고, 제1 폴리실리콘막(220)은 1500-2500Å 바람직하게는 약 2000Å 정도의 두께를 갖도록 형성할 수 있다. 도면에 도시하지는 않았지만 제1 폴리실리콘막(220)을 형성한 후에는 저항을 줄여주기 위하여, 이미 잘 알려진 POCl3침적 공정이나 이온 주입 공정을 수행할 수 있다. 제1 유전체막(230)은 제1 폴리실리콘막(220) 위에 약 100Å 내지 300Å 정도의 두께로 형성시킬 수 있다. 제1 유전체막(230)은 제1 폴리실리콘막(220) 및 제2 폴리실리콘막(240) 사이를 절연시키기 위한 막으로, 산화막-질화막-산화막(oxide-nitride-oxide) 구조로 형성시킬 수 있다. 제1 유전체막(230)을 형성하기 위하여 열적 산화 방법이나 화학 기상 증착법을 사용할수 있다.
계속해서 컨트롤 게이트 형성을 위하여 제2 폴리실리콘막(240)을 약 500Å-1500Å, 금속(예를 들어, 텅스텐) 실리사이드막(250)을 약 500Å-1500Å 정도 형성할 수 있다. 다음으로 금속 실리사이드막(250) 위에 제2 유전체막(260)을 형성하는데, 예를 들어, 하드마스크막으로 플라즈마 보강 산화막(plasma enhanced oxide)을 약 2000-2500Å 정도 형성시킨 다음, 반사 방지막(224)으로 예컨대 SiON을 사용하여 500Å-1000Å 정도 형성할 수 있다.
계속해서 도 3b를 참조하면, 제2 유전체막(260) 상에 포토레지스트막(미도시)을 형성한 다음, 통상적인 사진 공정을 진행한다. 즉, 포토마스크를 이용하여 노광한 다음, 이를 현상액으로 현상한다. 그러면 도시된 바와 같이, 유전체막(260)의 상부에 소정의 포토레지스트 패턴(270a)이 만들어진다.
계속해서, 이 포토레지스트 패턴(270a)을 식각 마스크로 사용하여 하부의 제2 유전체막(260)을 식각한다. 이 경우 이방성 식각을 위하여 건식 식각 공정이 사용된다. 본 실시예에서는 건식 식각 공정이 실시되는 식각 장치의 공정 챔버 내부 압력을 초저압 즉 약 90mT에서 250mT 사이가 되도록 설정하는 것이 바람직하다. 이를 위하여, 식각 장치에는 공정 챔버 내부의 압력을 유지하기 위하여 터보 펌프 등과 같은 장치를 설치할 수 있다.
건식 식각 공정시 챔버 내부의 압력을 이와 같이 초저압으로 설정하면, 식각 부산물인 폴리머 등이 많이 반도체 기판에 부착되는 것을 방지할 수 있다. 특히, 이 부산물이 제2 유전체막의 측벽이나 노출된 금속 실리사이드막 상에 많이 부착되는 것을 방지할 수가 있다.
계속해서 도 3c를 참조하면, 하부의 금속 실리사이드막(250)에 대한 식각 공정을 실시한다. 이 때, 식각 마스크로서 포토레지스트 패턴(270a)을 사용할 수도 있고, 아니면 포토레지스트 패턴(270a)을 제거하고 유전체막 패턴(260a)을 식각 마스크로 사용할 수도 있다. 즉, 후자의 경우에는 금속 실리사이드막에 대한 식각 공정을 실시하기 전에, 포토레지스트 패턴(270a)을 제거하기 위한 애슁 공정을 먼저 실시한다. 본 발명은 특히, 포토레지스트 패턴없이 유전체막 패턴을 식각 마스크로 사용하여, 금속 실리사이드 패턴을 형성하고자 할 경우에 유용하다.
다음으로 계속해서, 제2 폴리실리콘막(240), 제1 유전체막(230), 및 제1 폴리실리콘막(220)에 대한 식각 공정을 실시한다. 그 결과, 도시된 바와 같이, 금속 실리사이드막 패턴(250a), 제2 폴리실리콘막 패턴(240a), 제1 유전체막 패턴(230a) 및 제1 폴리실리콘막 패턴(220a)이 형성된다. 상기한 식각 공정은 동일한 식각 장치내에서 즉 다용도 식각이 가능한 식각 장치의 공정 챔버내에서 인-시츄로 공정이 실시될 수도 있고, 아니면 식각하고자 하는 물질막의 종류에 따라 개별 식각 장치를 사용할 수도 있다.
이와 같이 제2 유전체막의 식각시에 초저압 상태에서 식각 공정을 실시함으로써 폴리머 등의 유기물이 측벽에 부착되는 것을 방지할 수 있으며, 그 결과 안으로 조금 파인 구조의 식각 프로파일을 가진 금속 실리사이드막이 만들어진다. 그리고, 이러한 금속 실리사이드막을 이용하여 하부의 여러 물질막을 식각하면 초미세화된 회로의 식각 프로파일도 균일하고 버티컬하게 형성하는 것이 가능하다.
본 발명에 의한 반도체 소자의 제조방법을 이용하면 집적도의 진전으로 회로 소자의 패턴이 극미세화됨에도 불구하고 균일하고 버티컬한 패턴을 형성할 수 있다. 특히, 포토레지스트 패턴을 제거하고 유전체막 패턴을 식각 마스크로 이용하여 식각 공정을 실시할 경우에도 금속 실리사이드막의 표면에 손상이 발생하는 것을 방지할 수가 있다.
아울러 초저압에서 식각 공정이 실시되기 때문에, 건식 식각 공정을 실시할 경우 포토레지스트 패턴이 옆으로 쓰러짐으로 인하여 패턴을 형성하고자 하는 막의 일부가 식각되지 않는 현상을 방지할 수 있다.

Claims (7)

  1. (a1) 반도체 기판 상에 금속 실리사이드막 및 유전체막을 순차적으로 형성하는 단계;
    (b1) 상기 유전체막 상에 포토레지스트막을 형성하는 단계;
    (c1) 상기 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계;
    (d1) 건식 식각 장치에서 공정 압력을 90 미리토르(mT)에서 250 미리토르(mT) 사이가 되게 하여, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 유전체막을 식각하는 단계; 및
    (e1) 상기 금속 실리사이드막을 식각하는 단계를 포함하는 것을 특징으로 하는 초저압 건식 식각 공정을 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 (e1) 단계 이전에, 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하며, 상기 (e1) 단계는 패터닝된 유전체막을 식각 마스크로 사용하여 수행하는 것을 특징으로 하는 초저압 건식 식각 공정을 포함하는 반도체 소자의 제조방법.
  3. (a2) 반도체 기판 상에 터널 산화막, 제1 폴리실리콘막, 제1 유전체막, 제2 폴리실리콘막, 금속 실리사이드막 및 제2 유전체막을 순차적으로 형성하는 단계;
    (b2) 상기 제2 유전체막 상에 포토레지스트막을 형성하는 단계;
    (c2) 상기 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴을 형성하는 단계;
    (d2) 건식 식각 장치에서 공정 압력을 90 미리토르(mT)에서 250 미리토르(mT) 사이가 되게 하여, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제2 유전체막을 식각하는 단계; 및
    (e1) 상기 금속 실리사이드막, 상기 제2 폴리실리콘막, 상기 제1 유전체막 및 상기 제1 폴리실리콘막을 식각하는 단계를 포함하는 것을 특징으로 하는 초저압 건식 식각 공정을 포함하는 반도체 소자의 제조방법.
  4. 제3항에 있어서, 상기 (e2) 단계 이전에, 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하며, 상기 (e2) 단계는 패터닝된 유전체막을 식각 마스크로 사용하여 수행하는 것을 특징으로 하는 초저압 건식 식각 공정을 포함하는 반도체 소자의 제조방법.
  5. 제3항에 있어서, 상기 제1 폴리실리콘막 및/또는 제2 폴리실리콘막은 도핑된 폴리실리콘 또는 비정형 폴리실리콘으로 형성하는 것을 특징으로 하는 초저압 건식 식각 공정을 포함하는 반도체 소자의 제조방법.
  6. 제1항 또는 제3항에 있어서, 상기 (d1) 단계 및 상기 (e1) 단계 또는 상기 (d2) 단계 및 상기 (e2) 단계는 상기 건식 식각 장치에서 인-시츄(in-situ)로 수행하는 것을 특징으로 하는 초저압 건식 식각 공정을 포함하는 반도체 소자의 제조방법.
  7. 제1항 또는 제3항에 있어서, 상기 금속 실리사이드막은 텅스텐 실리사이드로 형성하는 것을 특징으로 하는 초저압 건식 식각 공정을 포함하는 반도체 소자의 제조방법.
KR1020030002419A 2003-01-14 2003-01-14 반도체 소자의 제조 방법 KR20040065442A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030002419A KR20040065442A (ko) 2003-01-14 2003-01-14 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030002419A KR20040065442A (ko) 2003-01-14 2003-01-14 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040065442A true KR20040065442A (ko) 2004-07-22

Family

ID=37355623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030002419A KR20040065442A (ko) 2003-01-14 2003-01-14 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20040065442A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664789B1 (ko) * 2004-12-28 2007-01-04 동부일렉트로닉스 주식회사 플래시 메모리의 부유 게이트 형성 방법
WO2017011931A1 (zh) * 2015-07-20 2017-01-26 潍坊星泰克微电子材料有限公司 利用光刻胶沉积金属构形的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664789B1 (ko) * 2004-12-28 2007-01-04 동부일렉트로닉스 주식회사 플래시 메모리의 부유 게이트 형성 방법
WO2017011931A1 (zh) * 2015-07-20 2017-01-26 潍坊星泰克微电子材料有限公司 利用光刻胶沉积金属构形的方法

Similar Documents

Publication Publication Date Title
KR100480610B1 (ko) 실리콘 산화막을 이용한 미세 패턴 형성방법
KR20020061480A (ko) 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치
KR20070089058A (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
TWI384529B (zh) 用於ａｒｃ材料之ｃｄ縮小之蝕刻製程
JP2006013506A (ja) シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法
JP4756063B2 (ja) 半導体装置の製造方法
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
US20030134472A1 (en) Method of manufacturing a flash memory cell
KR100555512B1 (ko) 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법
US8125069B2 (en) Semiconductor device and etching apparatus
US6417083B1 (en) Methods for manufacturing semiconductor devices
KR20040022996A (ko) 브롬화수소(ＨＢｒ) 및 헬륨(Ｈｅ) 가스를 사용한 부유게이트 패턴 형성방법 및 이를 이용하는 플래쉬 메모리장치 제조방법
KR20040065442A (ko) 반도체 소자의 제조 방법
US20060216890A1 (en) Method of fabricating flash memory device
US20070037100A1 (en) High aspect ratio mask open without hardmask
JP4066517B2 (ja) 電子装置の製造方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
US20220148879A1 (en) Method for treating photoresist and self-aligned double patterning method
US20240096640A1 (en) High Aspect Ratio Contact (HARC) Etch
JP2005294841A (ja) 半導体素子の製造方法
JP3551560B2 (ja) Ｍｏｓトランジスタのゲート電極加工方法
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
JPH11135481A (ja) エッチング方法
JP2001077087A (ja) 半導体装置の製造方法およびエッチング方法
US20080003822A1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application