JP2004266279A - フローティングゲートの形成方法及びこれを利用した不揮発性メモリ装置の製造方法 - Google Patents
フローティングゲートの形成方法及びこれを利用した不揮発性メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP2004266279A JP2004266279A JP2004055192A JP2004055192A JP2004266279A JP 2004266279 A JP2004266279 A JP 2004266279A JP 2004055192 A JP2004055192 A JP 2004055192A JP 2004055192 A JP2004055192 A JP 2004055192A JP 2004266279 A JP2004266279 A JP 2004266279A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- forming
- layer
- insulating film
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims description 26
- 230000001590 oxidative effect Effects 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 239000000243 solution Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 68
- 239000004065 semiconductor Substances 0.000 description 33
- 150000004767 nitrides Chemical class 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 230000027756 respiratory electron transport chain Effects 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- -1 amorphous silicon Chemical compound 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 向上された電子放出及び注入効率を有しながら簡単に製造することができるフローティングゲートの形成方法とこれを利用した不揮発性メモリ装置の製造方法を提供する。
【解決手段】 基板上に導電性パターンを形成し、導電性パターンの側壁に第１絶縁膜を形成して導電性パターンのエッジに第１傾斜を形成した後、導電性パターンの上面に第２絶縁膜を形成して導電性パターンのエッジに第２傾斜を形成することで、導電性パターンのエッジが向上されたシャープネスを有するようにすることができる。
【選択図】 図１
【解決手段】 基板上に導電性パターンを形成し、導電性パターンの側壁に第１絶縁膜を形成して導電性パターンのエッジに第１傾斜を形成した後、導電性パターンの上面に第２絶縁膜を形成して導電性パターンのエッジに第２傾斜を形成することで、導電性パターンのエッジが向上されたシャープネスを有するようにすることができる。
【選択図】 図１
Description
本発明はフローティングゲート形成方法及びこれを利用した不揮発性メモリ装置の製造方法に関し、より詳細には、簡単に製造することができ、顕著に向上された電子放出及び注入効率を有するフローティングゲートの形成方法及びこれを利用した不揮発性メモリ装置の製造方法に関するものである。
一般に半導体メモリ装置は揮発性メモリ装置と不揮発性メモリ装置とで区分される。揮発性メモリ装置はＤＲＡＭ及びＳＲＡＭのようにデータの入出力は速いが、電源が切れると記憶内容を忘れるメモリ装置であり、不揮発性メモリ装置は電源が切れても記憶内容を記憶しているが、データの入出力は遅いメモリ装置である。最近には不揮発性メモリ装置のうちＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ａｎｄ ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）のように電気的にデータの入出力が可能なフラッシュメモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）に対する需要が増えている。
一般に、フラッシュメモリはスタック型（ｓｔａｃｋｅｄ ｔｙｐｅ）とスプリットゲート型（ｓｐｌｉｔ ｇａｔｅ ｔｙｐｅ）で区別できるが、スプリットゲート型フラッシュメモリはフローティングゲートとコントロールゲートとが分離された構造を有する。フローティングゲートは外部と電気的に完全に絶縁されて孤立された構造を有し、このフローティングゲートへの電子注入（書くこと）と放出（消すこと）によりメモリセルの電流が変わる性質を利用して情報を保存する。フローティングゲートの電子注入はチャンネルでの高温電子を利用したＣＨＥＩ方式で行われ、電子放出はフローティングゲートとコントロールゲートとの間の絶縁膜を通じたＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネルリング（ｔｕｎｎｅｌｌｉｎｇ）が利用される。また、電子注入と放出に関連された電圧配分は等価キャパシターモデルで説明されることができる。最近、スプリットゲート型フラッシュメモリ素子はデータ保存用素子として使用量が増加しつつある。
前述したスプリットゲート型フラッシュメモリ装置で、フローティングゲートからコントロールゲートへの電子移動が容易であるほどフラッシュメモリの効率は向上され、従って、電子移動を容易にすることができるフローティングゲートの構造研究及びこのようなフローティングゲートを採用しながらも、セルの大きさや消耗電力、ロジック素子と統合性が優秀で、製造工程が簡単な不揮発性メモリ素子に対する研究が進行されている。
例えば、「特許文献１」にはフローティングゲート上面を酸化させて、フローティングゲートのエッジを一定傾斜になるように形成することで、電子がフローティングゲートからコントロールゲートに容易に移動することができるフローティングゲートの形成方法が開示されている。
しかし、フローティングゲートの上面のみに傾斜を形成することで、フローティングゲートのエッジが充分に尖った形状有することができなくなり、結局、フローティングゲートからコントロールゲートへの電子の移動速度が向上されない問題点を有する。
一方、「特許文献２」に開示されたスプリットゲート型フラッシュメモリの製造方法によると、シリコン基板上に酸化物を形成しポリシリコンと窒化物を順次に蒸着した後、フォトリソグラフィ工程で窒化物を選択的にエッチングして窒化物マスクパターンを形成した後、露出されたポリシリコン上に酸化物を形成して酸化物下部のポリシリコンのみを残してポリシリコンと窒化物マスクパターンをエッチングして除去する。続いて、インターポリトンネル（ｉｎｔｅｒｐｏｌｙ ｔｕｎｎｅｌ）絶縁膜を形成して酸化物とインターポリトンネル（ｉｎｔｅｒｐｏｌｙ ｔｕｎｎｅｌ）絶縁膜及びゲート絶縁膜上に制御ゲートを形成する技術が開示されている。このような方法により、スプリットゲート型フラッシュメモリの書き（ｐｒｏｇｒａｍ）及び消去（ｅｒａｓｅ）効率及びその反復特性が改善されるアクティブ形状を具現できる。
また、「特許文献３」には半導体基板の素子領域上に浮遊ゲート用絶縁膜とポリシリコン膜で形成された浮遊ゲート電極と浮遊ゲート電極上に設置された層間絶縁膜と浮遊ゲート電極の側面を被覆する側壁シリコン酸化膜と前記層間絶縁膜と側壁シリコン酸化膜によって浮遊ゲート電極から絶縁された制御ゲート電極が設けられたスプリットゲート型フラッシュメモリセルにおいて、浮遊ゲート電極上面のポリシリコンの少なくとも側面の周り部分は側面に向かって漸次厚くなる酸化膜に置換された構造を開示しており、このような構造によりデータ入出力速度が向上され、データの保存能力が向上されることができる。
しかし、前記技術においてもフローティングゲートとコントロールゲートとの間の絶縁膜形成のための別途の工程が要求され、ゲートのアラインの正確性が容易に保障できないので結果的にセルの大きさが大きくなり、ロジック工程と統合の困難さが問題点として残る。
米国特許第５、０２９、１３０号明細書
韓国公開特許第２００１−０９１５３２号公報
特開平第１１−０２６６１６号公報
従って、本発明の第１目的は電子放出及び注入効率を顕著に向上させ、簡単に製造することができるフローティングゲートの形成方法を提供することにある。
本発明の第２目的は前記フローティングゲート形成方法を利用してフローティングゲート及びコントロールゲートとの間に別個の絶縁膜を形成しないで、ゲートのアライン問題を解決することができる不揮発性メモリ装置の製造方法を提供することにある。
前述した本発明の第１目的を達成するために、本発明の一実施例によるフローティングゲート形成方法によると、基板上に導電性パターンを形成し、前記導電性パターンの側壁に第１絶縁膜を形成して前記導電性パターンのエッジに第１傾斜を形成した後、前記導電性パターンの上部に第２絶縁膜を形成して前記導電性パターンのエッジに第２傾斜を形成する。
前述した本発明の第２目的を達成するために本発明の他の実施例による不揮発性メモリ装置の製造方法によると、基板上に第１導電性パターンを含む下部構造物を形成し、前記第１導電性パターンの側壁に第１絶縁膜を形成する。続けて、前記第１絶縁膜上にコントロールゲートである第２導電性パターンを形成し、最後に、前記第１導電性パターン上に第２絶縁膜を形成する。
また、前述した本発明の第２目的を達成するために本発明の他の実施例によると、半導体基板上に第１絶縁膜及び第１導電層を形成し、半導体基板上の第１導電層を第１方向に１次エッチングした後、前記１次エッチングされた第１導電層に第２絶縁膜を形成する、続いて、前記第１絶縁膜及び前記一次エッチングされた第１導電層を第２方向に２次エッチングして第１導電性パターンを形成し、前記第１導電性パターンの側壁を酸化させて第１酸化膜を形成した後、前記第１導電性パターン及び第２絶縁膜を含む半導体基板上に第２導電層を形成する、続けて、前記第２導電層をエッチングして第２導電性パターンを形成し、前記第１導電性パターンに隣接する前記半導体基板にソース領域を形成し、前記第２絶縁膜をエッチングした後、前記第１導電性パターンの上面を酸化させて第２酸化膜を形成する。続いて、前記第２導電性パターンに隣接する前記半導体基板上にドレーン領域を形成する。
本発明によると、電子放出及び注入効率が著しく向上されたフローティングゲートを簡単な工程を通じて製造することができる。また、フローティングゲートとコントロールゲートとのアライン問題を解決することができ、スタック型フラッシュメモリ装置の過消去問題、電力過多消耗問題及び２−Ｔｒ型フラッシュメモリ装置のセル大きさ増加問題を同時に解決することができるスプリットゲート型フラッシュメモリを製造することができる。また、電力消耗を最小化する同時に高速のデータ読み書きが可能であり、ロジック工程と統合が容易であるスプリットゲート型メモリ装置を容易に製造することができる。その結果、半導体装置の信頼性を向上させ、全体的な半導体製造工程において所要される時間を短縮させ、半導体装置の製造原価を節減することができる。
以下、図面を参照して本発明の望ましい一実施形態をより詳細に説明する。
図１は本発明の一実施例によるフローティングゲート形成方法を示すためのフローチャートである。
図１を参照すると、本発明によるフローティングゲートの形成方法において、まず、半導体基板上にアモルファスシリコン、ポリシリコンまたはドーピングされポリシリコンのようにシリコンを含む導電層を形成した後、前記導電層をフォトリソグラフィ工程でエッチングして前記半導体基板上に導電性パターンを形成する（Ｓ１１）。この場合、前記導電性パターンは銅、ダングステン、アルミニウムまたはチタンなどの金属を含むすることもできる。
続いて、前記導電性パターンの側壁に第１絶縁膜を形成して前記導電性パターンのエッジが第１傾斜の形成による第１シャープネス（ｓｈａｒｐｎｅｓｓ）を有するようにする（Ｓ１２）。このとき、第１絶縁膜は、シリコンまたは金属を含む前記導電性パターンの側壁を酸化することによって形成される。
続けて、前記導電性パターンの上部に第２絶縁膜を形成して、前記第１傾斜により第１シャープネスを有する前記導電性パターンのエッジに第２傾斜を形成する（Ｓ１３）。従って、前記導電性パターンのエッジが第１シャープネスより向上された第２シャープネスを有するようになる。前述したように、前記第２絶縁膜も前記シリコンまたは金属を含む導電性パターンを酸化させることで形成される。
以下、本実施例によるフローティングゲートの形成方法をより詳細に説明する。
図２乃至図４は図１のフローティングゲート形成方法を示すための断面図である。
図２を参照すると、本実施例において、まず半導体基板１０上にポリシリコン、ドーピングされたポリシリコンまたはポリサイドや銅、ダングステン、アルミニウムまたはチタンなどの金属からなる導電層（図示せず）を形成した後、前記導電層をフォトリソグラフィ工程でパターニングして半導体基板１０上に導電性パターニング２０を形成する。
本発明において、導電性パターン２０は半導体装置の電極、プラグ、ビットライン乃至ワードラインのような配線ラインでパターニングされる下部構造物を総称するが、特に、フラッシュメモリ素子の製造に使用されるフローティングゲートである場合に望ましく、導電性パターン２０がフラッシュメモリ素子を製造するためのフローティングゲートである場合、アモルファスシリコン乃至ポリシリコンやドーピングされたポリシリコン、ポリサイドを使用して、低圧化学気相蒸着工程で形成する。前記導電性パターン２０がポリシリコンまたはアモルファスシリコンを使用して形成された場合には、ＰＣ１３拡散工程、イオン注入工程、またはインサイチュードーピング工程を利用して導電性パターン２０を不純物にドーピングさせることができる。
また、半導体基板１０上に酸化膜や窒化膜のような絶縁膜（図示せず）をまず、形成した後、前記絶縁膜上に導電性パターン２０を形成することができる。このとき、蒸着される導電体の種類により化学気相蒸着工程、物理気相蒸着工程またはスパッタリング工程を利用して導電層を形成した後これをパターニングして導電性パターン２０を形成する。
図３を参照すると、導電性パターン２０の側壁に第１絶縁膜２２を形成する。これによって、導電性パターン２０のエッジ２３には第１傾斜θ１が形成される。即ち、導電性パターン２０の側壁に第１絶縁膜２２が形成されることによって導電性パターン２０のエッジ２３が第１傾斜θ１によるシャープネスを有するようになる。この場合、第１絶縁膜２２は導電性パターン２０の側壁を酸化させることによって形成される酸化膜からなる。第１絶縁膜２２が導電性パターン２０に対して第１傾斜の相応する角度を有して導電性パターン２０の内側に若干丸みを帯びた形態で形成される。
本実施例によると、導電性パターン２０の側壁上に化学気相蒸着工程や物理気相蒸着工程のような複雑な追加的な工程で別個の酸化膜で形成するのではなく熱酸化法またはシリコン部分酸化法などを利用し簡単に導電性パターン２０の側壁のみを酸化させて導電性パターン２０の側壁上にその端部が丸みを帯びた形態の第１絶縁膜２２を形成する。このとき、導電性パターン２０の側壁のみを酸化させるために、前記導電性パターン２０を形成した後、導電性パターン２０の側壁を製造した上面に酸化阻止膜として機能する窒化膜を形成した後導電性パターン２０の側壁を酸化させることが望ましい。
本実施例によると、導電性パターン２０の側壁を酸化させて第１絶縁膜２２を形成することで、フローティングゲートとコントロールゲートとの間に第２絶縁膜２２を形成することができ、同時にフローティングゲートである導電性パターン２０に第１シャープネスを有する尖ったエッジ２３を形成できる。
図４を参照すると、側壁に第１傾斜θ１が形成された導電性パターン２０上に第２絶縁膜２６を形成して、前記第１傾斜θ１により第１シャープネスを有する導電性パターン２０のエッジ２３に第２傾斜をθ２形成する。従って、導電性パターン２０のエッジ２７が第２傾斜θ２による第２シャープネスを有するようになる。即ち、導電性パターン２０のエッジ２７は一次に第１傾斜θ１によって第１シャープネスを有する状態で第２傾斜θ２による第２シャープネスを有するのでより尖ったシャープネス有する。
前述したように、第２絶縁膜２６は導電性パターン２０の上面を酸化させて形成される酸化膜であり、第２絶縁膜２６は導電性パターン２０に対して第２傾斜θ２に相応する角度を有して導電性パターン２０の内側に丸みを帯びた形態で形成される。
本実施例において、化学気相蒸着工程のような追加的な複雑な工程により酸化膜を形成するのではなく熱酸化法やシリコン部分酸化法を利用して簡単に導電性パターン２０の上面のみを酸化させて第２絶縁膜２６を形成する。
前述したように、本発明では導電性パターン２０の側壁及び上面を全部酸化させることで従来の導電性パターンの上面のみを酸化させた場合よりずっと尖ったエッジ２７を有するフローティングゲートを形成することができる。このような構造のエッジ２７を有するフローティングゲートを適用する場合、フローティングゲートからコントロールゲートへの電子移動が円滑になるのでフラッシュメモリ性能を顕著に向上させることができる。
本実施例においては導電性パターンの側壁を先に酸化させる工程を例に挙げたが、これとは違って導電性パターンの上面を先に酸化しても、円滑な電子移動に寄与することができる尖ったエッジを形成することができる。
図５は本発明の他の実施例による不揮発性メモリ装置の平面図である。
図５を参照すると、本実施例による不揮発性メモリ装置は、中央の絶縁部を中心に両側にフローティングゲート２０１及びコントロールゲート３２０が位置する活性領域を含む。以下では、説明の便宜上コントロールゲートを貫くＡ−Ａ’方向を第１方向とし、活性領域及び絶縁部を通過するＢ−Ｂ’方向を第２方向という。
図６は本発明の他の実施例による不揮発性メモリ装置の製造方法を示すためのフローチャートである。
図６を参照すると、まず、半導体基板上に第１導電性パターンを含む下部構造物を形成し（Ｓ２１）、前記第１導電性パターンの側壁に第１絶縁膜を形成する（Ｓ２２）。続いて、前記第１絶縁膜上にコントロールゲートである第２導電性パターンを形成し（Ｓ２３）、前記第１導電性パターン上に第２絶縁膜を形成して（Ｓ２４）不揮発性メモリ装置を製造する。
以下、本実施例による不揮発性メモリ装置の製造方法をより詳細に説明する。
図７乃至図１０は図６の不揮発性メモリ装置の製造方法を示すための断面図として、具体的に図５の第２方向（Ｂ−Ｂ’方向）の断面図のうち活性領域のみを図示する。
図３及び図７を参照すると、まず、半導体基板３０上にフローティングゲートを含む下部構造物４０を形成する。
前記下部構造物４０はフローティングゲートであるシリコンを含む第１導電性パターン５０を含む。このとき、半導体基板３０及び第１導電性パターン５０との間には酸化物または窒化膜からなる下部絶縁膜パターン４５が形成されることができる。下部絶縁膜パターン４５は化学気相蒸着工程、物理気相蒸着工程またはスパッタリング工程を利用して形成する。
前記第１導電性パターン５０はアモルファスシリコン、ポリシリコン、ドーピングされたポリシリコン、またはポリサイドなどからなり、低圧化学気相蒸着で形成される。一方、下部絶縁膜４５は酸化物、窒化物、または酸窒化物からなる。前記第１導電性パターン５０は半導体基板３０上に形成された第１導電層を第１方向に一次エッチングし、前記一次エッチングされた第１導電層を第２方向に２次エッチングして形成される。このような導電性パターン５０の形成方法をより具体的に説明すると、次のようである。
まず、半導体基板３０上に第１導電層を形成し、能動素子領域を限定するために第１導電層上に酸化膜（図示せず）または窒化膜（図示せず）を形成する。続いて、前記酸化膜や窒化膜上にフォトレジストパターンを形成し、能動素子領域を第１導電層を第１方向にフォトリソグラフィ工程を通じてパターニングする。このような第１方向への１次エッチングを通じて、活性領域とフローティングゲートである第１導電性パターンの第１方向へのアライン問題が解決される。
続けて、前記１次エッチングされた第１導電層上に絶縁膜（図示せず）を形成した後、前記絶縁膜上にフォトレジストパターンを形成する。次に、前記フォトレジストパターンをマスクとして利用して第２方向に前記１次エッチングされた第１導電層をエッチングして第１導電性パターン５０を形成する。ここで、前記絶縁膜としては窒化膜を使用することが望ましい。
図８を参照すると、第１導電性パターン５０の側壁に第１絶縁膜５２を形成する。この場合、第１絶縁膜５２は前記第１導電性パターン５０の側壁を酸化させることによって第１導電性パターン５０の側壁上に形成される酸化膜である。第１絶縁膜５２は第１導電性パターン５０に対して内側に丸みを帯びた形態で形成され第１導電性パターン５０が尖った第１シャープネスを有するエッジを有するようになる。このとき、第１絶縁膜５２は熱酸化法またはシリコン部分酸化法などで形成される。
第１絶縁膜５２は第１導電性パターン５０と後続して形成されるコントロールゲートである第２導電性パターン６０の間に介在される絶縁膜の役割をする。このような第１絶縁膜５２の形成により第１導電性パターン５０のエッジが尖った形で形成されるのでフローティングゲートである第１導電性パターン５０にチップが形成される効果が惹起される。
図９を参照すると、第１絶縁膜５２上にコントロールゲートである第２導電性パターン６０を形成する。第２導電性パターン６０はアモルファスシリコン、ポリシリコン、ドーピングされたシリコン、またはポリサイドを第１絶縁膜上５２に積層し、これを乾式エッチングして形成する。
本実施例において、第２導電性パターン６０は追加的なフォトリソグラフィ工程を利用しないで、異方性エッチング方法である乾式エッチング工程でスペーサ形態に形成する。ここで、第２導電性パターン６０を形成するための乾式エッチング方法としてはプラズマエッチング工程や反応性イオンＲＩＥエッチング工程を例に挙げることができる。本発明によると、分解能（ｒｅｓｏｌｕｔｉｏｎ）の問題があるフォトリソグラフィ方法を利用しないで、異方性エッチングである乾式エッチング工程を利用することで、第１導電性パターン５０と第２導電性パターン６０とのアライン問題を自然に解決することができてフラッシュメモリ装置の性能を改善することができる。
図１０を参照すると、第１導電性パターン５０上に第２絶縁膜５４を形成する。前述したように、第２絶縁膜５４は第１導電性パターン５０の上面を酸化させて形成される酸化膜であり、第２絶縁膜５４はその側壁が１次酸化された第１導電性パターン５０に対して内側に丸みを帯びた形態で形成される。従って、第１導電性パターン５０が第１絶縁膜５０のみ形成された場合よりさらに尖った第２シャープネスを有するエッジを有するようになる。このとき、第２絶縁膜５４は熱酸化法やシリコン部分酸化法などで形成される。
本実施例によると、第１導電性パターン５０の側壁及び上面を全部酸化させて第１及び第２絶縁膜５２，５４を形成することで、従来のフローティングゲートより顕著に尖ったエッジを有するフローティングゲートを形成することができる。従って、フローティングゲートからコントロールゲートへの電子移動速度が向上され、全体的なフラッシュメモリの速度が速くなる。
図１１は本発明の他の実施例による不揮発性メモリ装置の製造方法を示すためのフローチャートである。
図１１を参照すると、まず、半導体基板上に第１絶縁膜及び第１導電層を順次に形成し（Ｓ３０）、前記第１導電層を第１方向に１次エッチングする（Ｓ３１）。続いて、前記１次エッチングされた第１導電層上に第２絶縁膜を形成する（Ｓ３２）。
続けて、前記第１絶縁膜及び前記１次エッチングされた第１導電層を第２方向に２次エッチングして第１絶縁膜上に第１導電性パターンを形成した後（Ｓ３３）、前記第１導電性パターンの側壁を酸化させて前記導電性パターンの側壁に第１酸化膜を形成する（Ｓ３４）。
続いて、前記第１導電性パターン及び第２絶縁膜を含む半導体基板上に第２導電層を形成し（Ｓ３５）、前記第２導電層をエッチングして第２導電性パターンを形成する（Ｓ３６）。
続いて、前記第１導電性パターンに隣接する半導体基板のソース領域を形成し（Ｓ３７）、前記第２絶縁膜をエッチングした（Ｓ３８）後、前記第１導電性パターンの上面を酸化させて第２酸化膜を形成する（Ｓ３９）。そして、前記第２導電性パターンの周辺の半導体基板上にドレーン領域を形成する（Ｓ４０）。
以下、本実施例による不揮発性メモリ装置の製造方法をより詳細に説明する。
図１２乃至図２２は図１１の不揮発性メモリ装置の製造方法を示すための断面図として、図１２乃至図１４は図５の不揮発性メモリ装置で第１方向（Ａ−Ａ’方向）の断面図であり、図１５乃至図２２は第２方向（Ｂ−Ｂ’方向）の断面図である。
図５及び図１２を参照すると、本実施例において、まず半導体基板１００上に第１絶縁膜１１０及び第１導電層２００を順次に形成する。ここで、第１絶縁膜１１０は酸化膜、窒化膜または酸窒化膜などから選択され、第１導電層２００はポリシリコン、アモルファスシリコン、ドーピングされたシリコン、またはポリサイドなどから選択される。第１導電層２００は化学気相蒸着工程、物理気相蒸着工程またはスパッタリング工程などの方法を利用して形成する。第１導電層２００は後にパターニングされてフラッシュメモリのフローティングゲートの役割をする。
図１３を参照すると、半導体基板１００上に第１導電層２００を第１方向に１次エッチングする。具体的に、第１導電層２００上に酸化膜（図示せず）または窒化膜（図示せず）を形成した後、酸化膜乃至窒化膜上にフォトレジストパターンを形成する。続いて、第１導電層２００を第１方向にフォトリソグラフィ工程を通じてエッチングする。このような第１導電層２００の第１方向への１次エッチングを通じて活性領域とフローティングゲートである第１導電性パターンの第１方向アライン問題が解決される。
図１４を参照すると、前記１次エッチングされた第１導電層２００上に第２絶縁膜２２０を形成する。第２絶縁膜２２０は窒化膜であることが望ましく、具体的にはＳｉ３Ｎ４、ＳｉＮｘ．．．．ＳｉＯＮなどをプラズマ増大化学気相蒸着工程工程のような化学的気相蒸着工程またはスパッタリング工程のような物理的気相蒸着法を利用して形成する。第２絶縁膜２２０は後続工程である第１酸化膜２４０形成過程で第１導電性パターン２０１の側壁のみ酸化され、上面は酸化されないようにする酸化防止膜の役割をする。
図１５に示すように、第１絶縁膜１１０及び前記１次エッチングされた第１導電層２００を第２方向に２次エッチングする。図１５は不揮発性メモリ装置の平面図でＢ−Ｂ’方向（第２方向）の断面図として、第２絶縁膜２２０上にフォトレジストを塗布し、第２方向に前記１次エッチングされた第１導電層２００をエッチングすることでフラッシュメモリ装置においてフローティングゲートとして機能する第１導電性パターン２０１を形成する。
図１６に示すように、第１導電性パターン２０１の側壁を酸化させて第１導電性パターン２０１の側壁の第１酸化膜２４０を形成する。第１酸化膜２４０は第１導電性パターン２０１側壁を酸化させて形成される酸化膜であり、第１酸化膜２４０は第１導電性パターン２０１に対して内側に丸みを帯びた形態で形成されて第１導電性パターン２０１に尖ったエッジを有するようになる。第１酸化膜２４０は熱酸化法やシリコン部分酸化法などで形成される。
第１酸化膜２４０は第１導電性パターン２０１と後続して形成されるコントロールゲートである第２導電性パターン３２０との間に介在される絶縁膜の役割をする。このとき、第１導電性パターン２０１は尖ったエッジを有することで、フローティングゲートのチップが形成される結果を招く。
図１７に示すように、第１導電性パターン２０１及び第２絶縁膜２２０を含む半導体基板１００上に第２導電層３００を形成する。第２導電層３００はポリシリコン、アモルファスシリコン、ドーピングされたシリコン、またはポリサイドのうち選択される物質を使用して、低圧化学気相蒸着工程で形成する。第２導電層３００はエッチングされてフラッシュメモリ装置のコントロールゲートになる。
図１８に示すように、第２導電層３００をエッチングして第２導電性パターン３２０を形成する。第２導電性パターン３２０は別当のフォトリソグラフィ工程を使用しないで、異方性エッチング方法である乾式エッチング工程でスペーサ形態で形成する。ここで、乾式エッチング工程としてはプラズマエッチング工程や反応性イオンエッチング工程を例に挙げることができる。本発明によると、分解能の問題があるフォトリソグラフィ工程を利用しないで、異方性エッチングである乾式エッチング工程を利用することで、第１導電性パターン２０１と第２導電層性パターン３２０のアライン問題を自然に解決することができるようになり、同時にソース領域上に位置する第２導電性パターン３２０を除去することでソース領域を円滑に形成することができる。
図１９を参照すると、第１導電性パターン２０１上に隣接する半導体基板１００にソース領域４００を形成する。ソース領域４００の形成はイオン注入工程を利用して不純物を基板１００に注入する。
図２０に示すように、第１導電性パターン２０１上に形成された第２絶縁膜２２０をエッチングする。第２絶縁膜２２０を構成する窒化物を除去するためには燐酸Ｈ３ＰＯ４を主な成分にするエッチング液を使用して約１８０℃ほどの温度でエッチングする燐酸ストリップ方法を使用する。
図２１に示すように、第１導電性パターン２０１の上面を酸化させて第２酸化膜２６０を形成する。ここで、第２酸化膜２６０は第１導電性パターン２０１の上面を酸化させて形成される酸化膜であり、第２酸化膜２６０は１次酸化された第１導電性パターン２０１に対して内側に丸みを帯びた形態で形成された第１導電性パターン２０１に第１酸化膜２４０のみ形成された場合より尖ったエッジが形成される。第２酸化膜２６０は熱酸化法乃至シリコン部分酸化法などで形成される。
本実施例において、第１導電性パターン２０１の側壁及び上面を酸化させることで、従来のフローティングゲートより顕著に尖ったエッジを有するフローティングゲートを形成することができ、このようなエッジの鋭さによりフローティングゲートからコントロールゲートへの電子移動速度が向上され、全体的フラッシュメモリの速度が速くなる。
図２２に示すように、第２導電性パターン３２０の周辺の半導体基板１００上にドレーン領域４２０を形成する。ドレーン領域４２０はイオン注入工程を利用して不純物を基板１００に注入して形成される。
続いて、シリサイド工程及びメタル工程を通じて、第２導電性パターン３２０の上部及び周辺に金属配線（図示せず）とドレーンコンタクト（図示せず）を形成してフラッシュメモリ装置を完成する。
前述した方法により製造されたスプリットゲート型フラッシュメモリ装置は従来の不揮発性半導体素子であるスタック型ＮＯＲフラッシュメモリ素子の問題点である過消去とデータ書きモードでの高電力消耗も問題点と２−Ｔｒ型フラッシュメモリ装置の大きいセルの大きさにより集積度が低下される問題点を解決することができ、電力消耗を最少化し高速のデータ読み書きが可能な高性能ロジック工程に内蔵が可能なフラッシュメモリ装置である。
本発明によると、電子放出及び注入効率が顕著に向上されたフローティングゲートを簡単な工程を通じて製造できるようになる。また、フローティングゲートとコントロールゲートとのアライン問題が解決でき、スタックフラッシュメモリ装置の過消去問題、高電力消耗問題、及び２−Ｔｒ型フラッシュメモリ装置のセルの大きさの増加問題を同時に解決することができるスプリットゲート型フラッシュメモリを製造することができる。また、電力消耗を最小化すると同時に高速データの読み書きが可能であり、ロジック工程と統合が容易であるスプリットゲート型メモリ装置を容易に製造することができ、結局半導体装置の信頼性を向上させ、全体的半導体製造工程に所要される時間を短縮するだけではなく、半導体装置の製造原価を節減することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
１１０ 第１絶縁膜
２００ 第１導電層
２２０ 第２絶縁膜
２０１ 第１導電性パターン
２４０ 第１酸化膜
３００ 第２導電層
３２０ 第２導電性パターン
４００ ソース領域
４２０ ドレーン領域
２００ 第１導電層
２２０ 第２絶縁膜
２０１ 第１導電性パターン
２４０ 第１酸化膜
３００ 第２導電層
３２０ 第２導電性パターン
４００ ソース領域
４２０ ドレーン領域
Claims (20)
- 基板上に側壁、上部及び前記側壁及び上部が接するエッジ部を有する導電性パターンを形成する段階と、
前記導電性パターンの側壁に前記エッジ部のシャープネスが増加されるように第１絶縁膜を形成する段階と、
前記導電性パターンの上面に前記エッジ部のシャープネスが増加されるように第２絶縁膜を形成する段階と、を含むフローティングゲートの形成方法。 - 前記導電性パターンの形成が前記基板上にポリシリコン層を形成することを含むことを特徴とする請求項１記載のフローティングゲートの形成方法。
- 前記導電性パターンの形成が前記基板上にシリコン層を形成する段階と、前記シリコンを不純物でドーピングする段階と、を含むことを特徴とする請求項１記載のフローティングゲートの形成方法。
- 前記導電性パターンの形成が前記基板上にポリシリコン層を形成する段階と、前記ポリシリコン上に金属シリサイドを形成する段階と、を含むことを特徴とする請求項１記載のフローティングゲートの形成方法。
- 前記第１絶縁膜の形成は前記導電性パターンの側壁に酸化膜を形成する段階を含むことを特徴とする請求項１記載のフローティングゲートの形成方法。
- 前記第１絶縁膜は前記導電性パターンを酸化させて形成されることを特徴とする請求項５記載のフローティングゲートの形成方法。
- 前記第２絶縁膜の形成は前記導電性パターンの上部に酸化膜を形成する段階を含むことを特徴とする請求項１記載のフローティングゲートの形成方法。
- 前記第１絶縁膜は前記導電性パターンを酸化させて形成されることを特徴とする請求項７記載のフローティングゲートの形成方法。
- 基板上に側壁、上部及び前記側壁及び上部が接するエッジ部を有する第１導電性パターンを含むフローティングゲートを形成する段階と、
前記第１導電性パターンの側壁に第１絶縁膜を形成する段階と、
前記第１絶縁膜及び前記第１導電性パターン上に第２導電性パターンを含むコントロールゲートを形成する段階と、
前記第１導電性パターンの上部に前記第１導電性パターンと前記第２導電性パターンとの間に位置するように第２絶縁膜を形成する段階と、を含む不揮発性メモリ装置の製造方法。 - 前記第１導電性パターンの形成が
前記基板上に導電層を形成する段階と、
前記導電層を第１方向にパターニングされるようにエッチングする段階と、
前記導電層を前記第１方向に垂直する第２方向にパターニングされるようにエッチングする段階と、を含むことを特徴とする請求項９記載の不揮発性メモリ装置の製造方法。 - 前記導電層のエッチングがフォトリソグラフィ工程により実施されることを特徴とする請求項１０記載の不揮発性メモリ装置の製造方法。
- 前記フローティングゲートの形成が前記基板上に下部絶縁膜を形成する段階と、
前記下部絶縁膜上に第１導電性パターンを形成する段階と、を含むことを特徴とする請求項９記載の不揮発性メモリ装置の製造方法。 - 前記第１絶縁膜の形成が前記第１導電性パターンの側壁に酸化膜を形成する段階を含むことを特徴とする請求項９記載の不揮発性メモリ装置の製造方法。
- 前記第１絶縁膜が前記第１導電性パターンを酸化させて形成されることを特徴とする請求項１３記載の不揮発性メモリ装置の製造方法。
- 前記第２導電性パターンの形成が
前記第１絶縁膜及び第１導電性パターン上に導電層を形成する段階と、
前記導電層をエッチングする段階と、を含むことを特徴とする請求項９記載の不揮発性メモリ装置の製造方法。 - 前記第２絶縁層の形成が前記第１導電性パターンの上部に酸化膜を形成する段階を含むことを特徴とする請求項９記載の不揮発性メモリ装置の製造方法。
- 前記第２絶縁層が前記第１導電性パターンを酸化させて形成されることを特徴とする請求項１６記載の不揮発性メモリ装置の製造方法。
- 基板上に第１絶縁膜及び第１導電層を形成する段階と、
前記第１導電層が第１方向にパターニングされるように前記第１導電層をエッチングする段階と、
前記エッチングされた第１導電層上に第２絶縁層を形成する段階と、
前記第１絶縁層及び前記エッチングされた第１導電層が第２方向にパターニングされるように前記第１絶縁層及び前記エッチングされた第１導電層をエッチングして第１導電性パターンを形成する段階と、
前記第１導電性パターンの側壁を酸化させて第１酸化膜を形成する段階と、
前記基板上及び前記第１導電性パターンと前記第２絶縁層上に前記第２導電層を形成する段階と、
前記第２導電層をエッチングして第２導電性パターンを形成する段階と、
前記第１導電性パターン周囲の基板にソース領域を形成する段階と、
前記第１導電性パターンの上部から前記第２絶縁層をエッチングする段階と、
前記第１導電性パターンの上部を酸化させて第２酸化膜を形成する段階と、
前記第２導電性パターン周囲の基板にドレーン領域を形成する段階と、を含むことを特徴とする不揮発性メモリ装置の製造方法。 - 前記第２導電性パターンの形成が乾式エッチング工程を含むことを特徴とする請求項１８記載の不揮発性メモリ装置の製造方法。
- 前記ソース領域及びドレーン領域の形成がイオン注入工程を含むことを特徴とする請求項１９記載の不揮発性メモリ装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0012764A KR100511032B1 (ko) | 2003-02-28 | 2003-02-28 | 플로팅 게이트의 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004266279A true JP2004266279A (ja) | 2004-09-24 |
| JP4660102B2 JP4660102B2 (ja) | 2011-03-30 |
Family
ID=32906576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004055192A Expired - Fee Related JP4660102B2 (ja) | 2003-02-28 | 2004-02-27 | 不揮発性メモリ装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7118969B2 (ja) |
| JP (1) | JP4660102B2 (ja) |
| KR (1) | KR100511032B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253652A (ja) * | 2005-03-08 | 2006-09-21 | Magnachip Semiconductor Ltd | 不揮発性メモリ素子及びその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7586145B2 (en) * | 2005-07-27 | 2009-09-08 | Taiwan Semiconductor Manufacturing Co. Ltd | EEPROM flash memory device with jagged edge floating gate |
| KR100731115B1 (ko) * | 2005-11-04 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 및 그 제조 방법 |
| KR100660283B1 (ko) * | 2005-12-28 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 |
| KR100757324B1 (ko) * | 2006-10-10 | 2007-09-11 | 삼성전자주식회사 | 불휘발성 메모리 장치의 제조 방법 |
| US7943452B2 (en) * | 2006-12-12 | 2011-05-17 | International Business Machines Corporation | Gate conductor structure |
| KR100854504B1 (ko) * | 2007-03-12 | 2008-08-26 | 삼성전자주식회사 | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자 |
| US9515251B2 (en) | 2014-04-09 | 2016-12-06 | International Business Machines Corporation | Structure for thermally assisted MRAM |
| US9634018B2 (en) * | 2015-03-17 | 2017-04-25 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cell with 3D finFET structure, and method of making same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06506798A (ja) * | 1991-04-09 | 1994-07-28 | シリコン・ストーリッジ・テクノロジー・インク | 電気的可変不揮発性単一トランジスタ半導体記憶装置及び方法 |
| JPH07221210A (ja) * | 1993-12-10 | 1995-08-18 | Advanced Micro Devices Inc | 不揮発性メモリを製造するための方法および不揮発性メモリアレイ |
| JPH10178111A (ja) * | 1996-12-16 | 1998-06-30 | Taiwan Moshii Denshi Kofun Yugenkoshi | スプリットゲートフラッシュメモリの構造及び製造方法 |
| JPH1126616A (ja) * | 1997-07-07 | 1999-01-29 | Nec Corp | スプリットゲート型フラッシュメモリセルおよびその製造方法 |
| JPH11284083A (ja) * | 1998-03-27 | 1999-10-15 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5242848A (en) * | 1990-01-22 | 1993-09-07 | Silicon Storage Technology, Inc. | Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device |
| US5029130A (en) | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
| US5480819A (en) * | 1994-07-15 | 1996-01-02 | United Microelectronics Corporation | Method of manufacture of high coupling ratio flash memory cell |
| US5783473A (en) | 1997-01-06 | 1998-07-21 | Mosel Vitelic, Inc. | Structure and manufacturing process of a split gate flash memory unit |
| JPH118324A (ja) * | 1997-04-23 | 1999-01-12 | Sanyo Electric Co Ltd | トランジスタ、トランジスタアレイおよび不揮発性半導体メモリ |
| JPH1167936A (ja) | 1997-08-08 | 1999-03-09 | Seiko Epson Corp | 半導体記憶装置の製造方法 |
| US6259131B1 (en) * | 1998-05-27 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Poly tip and self aligned source for split-gate flash cell |
| KR100360495B1 (ko) | 2000-03-16 | 2002-11-13 | 삼성전자 주식회사 | 스플릿 게이트형 플래쉬 메모리 |
-
2003
- 2003-02-28 KR KR10-2003-0012764A patent/KR100511032B1/ko not_active IP Right Cessation
-
2004
- 2004-02-27 US US10/787,968 patent/US7118969B2/en not_active Expired - Fee Related
- 2004-02-27 JP JP2004055192A patent/JP4660102B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06506798A (ja) * | 1991-04-09 | 1994-07-28 | シリコン・ストーリッジ・テクノロジー・インク | 電気的可変不揮発性単一トランジスタ半導体記憶装置及び方法 |
| JPH07221210A (ja) * | 1993-12-10 | 1995-08-18 | Advanced Micro Devices Inc | 不揮発性メモリを製造するための方法および不揮発性メモリアレイ |
| JPH10178111A (ja) * | 1996-12-16 | 1998-06-30 | Taiwan Moshii Denshi Kofun Yugenkoshi | スプリットゲートフラッシュメモリの構造及び製造方法 |
| JPH1126616A (ja) * | 1997-07-07 | 1999-01-29 | Nec Corp | スプリットゲート型フラッシュメモリセルおよびその製造方法 |
| JPH11284083A (ja) * | 1998-03-27 | 1999-10-15 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置とその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253652A (ja) * | 2005-03-08 | 2006-09-21 | Magnachip Semiconductor Ltd | 不揮発性メモリ素子及びその製造方法 |
| US8541277B2 (en) | 2005-03-08 | 2013-09-24 | Magnachip Semiconductor Ltd. | Non-volatile memory device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040077266A (ko) | 2004-09-04 |
| US20040171217A1 (en) | 2004-09-02 |
| KR100511032B1 (ko) | 2005-08-30 |
| US7118969B2 (en) | 2006-10-10 |
| JP4660102B2 (ja) | 2011-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078295B2 (en) | Self-aligned split-gate nonvolatile memory structure and a method of making the same | |
| TWI433236B (zh) | 犧牲氮化層及閘極替換 | |
| US6838725B2 (en) | Step-shaped floating poly-si gate to improve a gate coupling ratio for flash memory application | |
| US20150249092A1 (en) | Memory arrays with a memory cell adjacent to a smaller size of a pillar having a greater channel length than a memory cell adjacent to a larger size of the pillar and methods | |
| US7329578B2 (en) | Method of forming floating-gate tip for split-gate flash memory process | |
| JP2004056095A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20060093914A (ko) | 자기 정렬된 콘트롤 게이트를 갖는 스플릿 타입 플래쉬 메모리 소자 및 그 제조방법 | |
| US20230369430A1 (en) | Memory device and manufacturing method thereof | |
| JP4660102B2 (ja) | 不揮発性メモリ装置の製造方法 | |
| US6737700B1 (en) | Non-volatile memory cell structure and method for manufacturing thereof | |
| KR20050030099A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US11257830B2 (en) | Memory structure | |
| JP2009049208A (ja) | 半導体装置およびその製造方法 | |
| JP2008066725A (ja) | Ｅｅｐｒｏｍ装置及びその製造方法 | |
| CN114335185A (zh) | 具有设置在字线栅上方的擦除栅的分裂栅双位非易失性存储器单元及其制备方法 | |
| CN114335186A (zh) | 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法 | |
| JP2005094007A (ja) | 自己整列されたｏｎｏ構造を有する局部窒化膜ｓｏｎｏｓ素子及びその製造方法 | |
| KR100823694B1 (ko) | 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법 | |
| JP4651461B2 (ja) | 半導体装置およびその製造方法 | |
| JP2014045229A (ja) | 半導体装置およびその製造方法 | |
| KR20050070802A (ko) | 플래시 메모리 제조방법 | |
| KR100664789B1 (ko) | 플래시 메모리의 부유 게이트 형성 방법 | |
| KR100504197B1 (ko) | 플래시 메모리 소자의 형성 방법 | |
| JP2008177327A (ja) | 半導体装置およびその製造方法 | |
| JP2007201510A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |