JP2014045229A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014045229A JP2014045229A JP2013257563A JP2013257563A JP2014045229A JP 2014045229 A JP2014045229 A JP 2014045229A JP 2013257563 A JP2013257563 A JP 2013257563A JP 2013257563 A JP2013257563 A JP 2013257563A JP 2014045229 A JP2014045229 A JP 2014045229A
- Authority
- JP
- Japan
- Prior art keywords
- charge storage
- storage layer
- insulating film
- word line
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】本発明は、半導体基板10内に延伸するように設けられたビットライン12と、半導体基板10上に設けられた電荷蓄積層16と、電荷蓄積層16上にビットライン12に交差して延伸するように設けられたワードライン22と、ワードライン22直下の半導体基板10内であり、且つ、ビットライン12間の領域であるチャネル領域24と、を具備し、チャネル領域24上に設けられた電荷蓄積層16のワードライン22幅方向の幅Wが、ワードライン22延伸方向のチャネル領域24の端部Eからチャネル領域24の中央部に向かうに連れて狭くなる半導体装置である。
【選択図】図4
Description
上に設けられた電荷蓄積層と、前記電荷蓄積層上に前記ビットラインに交差して延伸する
ように設けられたワードラインと、前記ワードライン直下の前記半導体基板内であり、且
つ、前記ビットライン間の領域であるチャネル領域と、を具備し、前記チャネル領域上に
設けられた前記電荷蓄積層の前記ワードライン幅方向の幅が、前記ワードライン延伸方向
の前記チャネル領域の端部から前記チャネル領域の中央部に向かうに連れて狭くなること
を特徴とする半導体装置である。本発明によれば、電荷蓄積領域に蓄積した電荷の干渉を
抑制することができ、メモリセルの高集積化、微細化が可能となり、且つ、製造が容易な
半導体装置を得ることができる。
イン延伸方向の前記チャネル領域の中央部上で分離している構成とすることができる。こ
の構成によれば、電荷蓄積領域に蓄積した電荷の干渉をより抑制することができる。
11 酸化膜
12 ビットライン
13 素子分離領域
14 トンネル絶縁膜
15 ソース・ドレイン領域
16 電荷蓄積層
18 トップ絶縁膜
20 ONO膜
22 ワードライン
24 チャネル領域
26 孔部
28 空洞部
29 絶縁膜
30 サイドウォール層
32 フォトレジスト
Claims (10)
- 半導体基板内に延伸するように設けられたビットラインと、
前記半導体基板上に設けられた電荷蓄積層と、
前記電荷蓄積層上に前記ビットラインに交差して延伸するように設けられたワードラインと、
前記ワードライン直下の前記半導体基板内であり、且つ、前記ビットライン間の領域であるチャネル領域と、を具備し、
前記チャネル領域上に設けられた前記電荷蓄積層の前記ワードライン幅方向の幅が、前記ワードライン延伸方向の前記チャネル領域の端部から前記チャネル領域の中央部に向かうに連れて狭くなることを特徴とする半導体装置。 - 前記チャネル領域上に設けられた前記電荷蓄積層は、前記ワードライン延伸方向の前記チャネル領域の中央部上で分離していることを特徴とする請求項1記載の半導体装置。
- 前記半導体基板と前記電荷蓄積層との間に設けられたトンネル絶縁膜と、
前記電荷蓄積層上に設けられたトップ絶縁膜と、を具備し、
前記チャネル領域上に設けられた前記電荷蓄積層は、前記トンネル絶縁膜と前記トップ絶縁膜とに挟まれて設けられた空洞部に接していることを特徴とする請求項1または2記載の半導体装置。 - 前記半導体基板と前記電荷蓄積層との間に設けられたトンネル絶縁膜と、
前記電荷蓄積層上に設けられたトップ絶縁膜と、を具備し、
前記チャネル領域上に設けられた前記電荷蓄積層は、前記トンネル絶縁膜と前記トップ絶縁膜とに挟まれて設けられた絶縁膜に接していることを特徴とする請求項1または2記載の半導体装置。 - 前記電荷蓄積層は、窒化膜であることを特徴とする請求項1から4のいずれか一項記載の半導体装置。
- 半導体基板内に延伸するようにビットラインを形成する工程と、
前記半導体基板上に電荷蓄積層を形成する工程と、
前記電荷蓄積層上にトップ絶縁膜を形成する工程と、
前記トップ絶縁膜上に前記ビットラインに交差して延伸するようにワードラインを形成する工程と、
前記ワードライン間で、且つ前記ビットライン間の中央部の前記トップ絶縁膜に孔部を形成する工程と、
前記孔部から等方性エッチングを用いて前記電荷蓄積層をエッチングする工程と、を有することを特徴とする半導体装置の製造方法。 - 前記電荷蓄積層をエッチングする工程は、前記ワードライン直下の前記半導体基板内であり、且つ、前記ビットライン間の領域であるチャネル領域の、前記ワードライン延伸方向の中央部上で、前記電荷蓄積層が分離するように、前記電荷蓄積層をエッチングする工程であることを特徴とする請求項6記載の半導体装置の製造方法。
- 前記孔部を形成する工程は、前記ワードラインを形成する工程の後に行うことを特徴とする請求項6または7記載の半導体装置の製造方法。
- 前記電荷蓄積層をエッチングする工程の後、前記電荷蓄積層をエッチングした領域に絶縁膜を形成する工程を有することを特徴とする請求項6から8のいずれか一項記載の半導体装置の製造方法。
- 前記電荷蓄積層は、窒化膜であることを特徴とする請求項6から9のいずれか一項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013257563A JP5789654B2 (ja) | 2013-12-13 | 2013-12-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013257563A JP5789654B2 (ja) | 2013-12-13 | 2013-12-13 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007214097A Division JP2009049208A (ja) | 2007-08-20 | 2007-08-20 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015153353A Division JP2016006894A (ja) | 2015-08-03 | 2015-08-03 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045229A true JP2014045229A (ja) | 2014-03-13 |
JP5789654B2 JP5789654B2 (ja) | 2015-10-07 |
Family
ID=50396233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013257563A Active JP5789654B2 (ja) | 2013-12-13 | 2013-12-13 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5789654B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018161832A1 (en) * | 2017-03-07 | 2018-09-13 | Yangtze Memory Technologies Co., Ltd. | Trench structures for three-dimensional memory devices |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11260941A (ja) * | 1998-01-08 | 1999-09-24 | Sanyo Electric Co Ltd | トランジスタ、トランジスタアレイ、トランジスタアレイの製造方法および不揮発性半導体メモリ |
JP2001257328A (ja) * | 2000-03-13 | 2001-09-21 | Seiko Epson Corp | 不揮発性半導体記憶装置を含む半導体装置 |
US20040121542A1 (en) * | 2002-12-23 | 2004-06-24 | Chang Kent Kuohua | SiN ROM AND METHOD OF FABRICATING THE SAME |
JP2006506799A (ja) * | 2002-02-07 | 2006-02-23 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | メモリセルの製造方法および構造 |
JP2007049000A (ja) * | 2005-08-11 | 2007-02-22 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2008124209A (ja) * | 2006-11-10 | 2008-05-29 | Toshiba Corp | 半導体記憶装置 |
-
2013
- 2013-12-13 JP JP2013257563A patent/JP5789654B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11260941A (ja) * | 1998-01-08 | 1999-09-24 | Sanyo Electric Co Ltd | トランジスタ、トランジスタアレイ、トランジスタアレイの製造方法および不揮発性半導体メモリ |
JP2001257328A (ja) * | 2000-03-13 | 2001-09-21 | Seiko Epson Corp | 不揮発性半導体記憶装置を含む半導体装置 |
JP2006506799A (ja) * | 2002-02-07 | 2006-02-23 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | メモリセルの製造方法および構造 |
US20040121542A1 (en) * | 2002-12-23 | 2004-06-24 | Chang Kent Kuohua | SiN ROM AND METHOD OF FABRICATING THE SAME |
JP2007049000A (ja) * | 2005-08-11 | 2007-02-22 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2008124209A (ja) * | 2006-11-10 | 2008-05-29 | Toshiba Corp | 半導体記憶装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018161832A1 (en) * | 2017-03-07 | 2018-09-13 | Yangtze Memory Technologies Co., Ltd. | Trench structures for three-dimensional memory devices |
CN110168724A (zh) * | 2017-03-07 | 2019-08-23 | 长江存储科技有限责任公司 | 三维存储器器件的沟槽结构 |
US10727245B2 (en) | 2017-03-07 | 2020-07-28 | Yangtze Memory Technologies Co., Ltd. | Trench structures for three-dimensional memory devices |
US11205656B2 (en) | 2017-03-07 | 2021-12-21 | Yangtze Memory Technologies Co., Ltd. | Trench structures for three-dimensional memory devices |
US11729971B2 (en) | 2017-03-07 | 2023-08-15 | Yangtze Memory Technologies Co., Ltd. | Trench structures for three-dimensional memory devices |
Also Published As
Publication number | Publication date |
---|---|
JP5789654B2 (ja) | 2015-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107123649B (zh) | 用于制造半导体器件的方法 | |
JP5425378B2 (ja) | 半導体装置の製造方法 | |
EP3087605B1 (en) | Memory structure with self-aligned floating and control gates and associated methods | |
US8778760B2 (en) | Method of manufacturing flash memory cell | |
JP2006005357A (ja) | スプリットゲート型フラッシュメモリ素子及びその製造方法 | |
JP2009049208A (ja) | 半導体装置およびその製造方法 | |
US7091090B2 (en) | Nonvolatile memory device and method of forming same | |
TW202018917A (zh) | 非揮發性記憶體及其製造方法 | |
JP5789654B2 (ja) | 半導体装置およびその製造方法 | |
JP2008066725A (ja) | Eeprom装置及びその製造方法 | |
JP5319107B2 (ja) | 半導体装置及びその製造方法 | |
JP2008166528A (ja) | 半導体装置およびその製造方法 | |
JP5319092B2 (ja) | 半導体装置およびその製造方法 | |
JP2009152369A (ja) | 半導体装置およびその製造方法 | |
JP2016006894A (ja) | 半導体装置およびその製造方法 | |
JP5308024B2 (ja) | 半導体装置およびその製造方法 | |
JP5395344B2 (ja) | 半導体装置 | |
JP5566013B2 (ja) | 半導体装置及びその製造方法 | |
JP5792759B2 (ja) | スイッチ素子を有するメモリシステム | |
JP5681761B2 (ja) | 半導体装置の製造方法 | |
JP5491694B2 (ja) | 半導体装置およびその製造方法 | |
JP5313486B2 (ja) | 半導体装置の製造方法 | |
JP5290592B2 (ja) | 半導体装置及びその製造方法 | |
JP5405066B2 (ja) | 半導体装置の製造方法 | |
JP2010118596A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150605 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5789654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |