JP5319107B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5319107B2 JP5319107B2 JP2007329364A JP2007329364A JP5319107B2 JP 5319107 B2 JP5319107 B2 JP 5319107B2 JP 2007329364 A JP2007329364 A JP 2007329364A JP 2007329364 A JP2007329364 A JP 2007329364A JP 5319107 B2 JP5319107 B2 JP 5319107B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- semiconductor substrate
- forming
- conductive layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims description 61
- 238000003860 storage Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 230000015654 memory Effects 0.000 description 48
- 238000000034 method Methods 0.000 description 32
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 14
- 238000001020 plasma etching Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- -1 Silicon Oxide Nitride Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、半導体装置及びその製造方法に関し、より詳細には、凹部の対向する側面上に互いに分離したワードラインを有する半導体装置及びその製造方法に関する。
データの書き換えが可能で、電源をＯＦＦしても記憶データを保持し続ける半導体装置である不揮発性メモリが広く利用されている。代表的な不揮発性メモリであるフラッシュメモリにおいては、メモリセルを構成するトランジスタが電荷蓄積層と呼ばれるフローティングゲートもしくは絶縁膜を有している。この電荷蓄積層に電荷を蓄積させることによりデータを記憶する。絶縁膜を電荷蓄積層とするフラッシュメモリとしてＯＮＯ（Oxide Nitride Oxide）膜中の窒化膜に電荷を蓄積させるＳＯＮＯＳ（Silicon Oxide Nitride Oxide Silicon）型構造のフラッシュメモリがある。
ＳＯＮＯＳ型構造のフラッシュメモリの１つに、ソース領域とドレイン領域とを切り替えて動作させて、１つのメモリセル内の電荷蓄積層に２つの電荷蓄積領域を形成する仮想接地型フラッシュメモリがある。これにより、１メモリセルに２ビットの情報を記憶することが可能となる。仮想接地型フラッシュメモリでは、２つの電荷蓄積領域に蓄積された電荷が互いに干渉するＣＢＤ（Complementary bit disturb）を抑制するため、チャネル長をある程度長くすることが求められている。このため、微細化が困難であるという課題がある。
そこで、半導体基板に凹部を設け、凹部の対向する側面に電荷蓄積層を形成したフラッシュメモリが開発されている（例えば、特許文献１及び特許文献２）。これによれば、チャネルは凹部の側壁に沿って形成されるため、十分なチャネル長を確保することができ、ＣＢＤを抑制することができる。特に、凹部の底面及び凹部上部の側方に拡散領域を形成した場合は、凹部の対向する側面に形成された電荷蓄積層それぞれに２つの電荷蓄積領域を形成することができる。つまり、１つの凹部に４つの電荷蓄積領域が形成され、４ビットの情報を記憶することができる。
特開２００１−２７４３６６号公報
特開２００５−１３６４２６号公報
ＮＡＮＤ型フラッシュメモリにおいては、凹部の形成に加え、ＳＴＩ（shallow trench isolation）領域の形成も行う必要がある。また、１つの凹部に４つの電荷蓄積領域を形成するには、凹部の対向する側面上に、互いに分離したワードラインを形成する必要がある。このため、製造工程が複雑になる上、微細化が難しいという課題が生じる。
本発明は、上記課題に鑑みなされたものであり、凹部の対向する側面上に、互いに分離して延伸するワードラインを容易に形成することができ、メモリセルの微細化を図ることが可能な半導体装置及びその製造方法を提供することを目的とする。
本発明は、半導体基板に第１方向に延伸するＳＴＩ領域を形成する工程と、前記半導体基板上に前記第１方向に交差する方向である第２方向に延伸するマスク層を形成する工程と、前記ＳＴＩ領域と前記マスク層とをマスクに、前記半導体基板に凹部を形成する工程と、前記第１方向で対向する前記凹部の側面上に電荷蓄積層を形成する工程と、前記凹部と前記マスク層の側面上とに導電層を形成する工程と、前記導電層を全面エッチングして、前記第１方向で対向する前記凹部の側面上に、前記導電層からなり、互いに分離して前記第２方向に延伸するワードラインを形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、第１方向で対向する凹部の側面上に、互いに分離し、第２方向に延伸するワードラインを、エッチングにより形成することができる。これにより、製造工程が複雑になることを抑制でき、また、メモリセルの微細化を図ることができる。
上記構成において、前記マスク層を形成する工程は、前記凹部の深さより大きい膜厚の前記マスク層を形成する工程である構成とすることができる。この構成によれば、ワードラインの上面を半導体基板の上面より突出させることができ、ワードラインを第２方向に延伸させることができる。
上記構成において、前記凹部を形成する工程は、前記第２方向における前記凹部間の前記ＳＴＩ領域に前記電荷蓄積層の膜厚より大きい深さの窪み部を形成する工程を含む構成とすることができる。この構成によれば、ワードラインがＳＴＩ領域上で分断することを抑制できる。
上記構成において、前記ワードラインの上面が露出するまで、前記マスク層を研磨する工程を有する構成とすることができる。この構成によれば、ワードラインの上面を半導体基板の上面より突出させることが容易にできる。
上記構成において、前記導電層を形成する工程は、前記半導体基板上に前記導電層を全面堆積する工程を含み、前記ワードラインを形成する工程は、前記導電層の膜厚と同等量の前記導電層をエッチングする第１のエッチング工程と、前記凹部の深さと同等量の前記導電層をエッチングする第２のエッチング工程と、を含む構成とすることができる。
上記構成において、前記凹部底面の前記半導体基板内に第１拡散領域を形成する工程と、前記凹部上部両側の前記半導体基板内に第２拡散領域を形成する工程と、を有する構成とすることができる。
本発明は、行列状に凹部が設けられた半導体基板と、第２方向での前記凹部間の前記半導体基板に設けられ、前記第２方向に交差する方向である第１方向に延伸するＳＴＩ領域と、前記第１方向で対向する前記凹部の側面上に設けられた電荷蓄積層と、前記第１方向で対向する前記凹部側面上に、互いに分離し、前記第２方向に延伸するワードラインと、を具備することを特徴とする半導体装置である。本発明に係る半導体装置を製造する際に、凹部の第１方向で対向する側面上に、互いに分離し、第２方向で延伸するワードラインをエッチングにより形成することができる。これにより、製造工程が複雑になることを抑制でき、また、メモリセルの微細化を図ることができる。
上記構成において、前記第１方向における前記ワードライン上部の幅と下部の幅とは同じ大きさである構成とすることができる。
上記構成において、前記ワードラインの上面は、前記半導体基板の上面より突出している構成とすることができる。この構成によれば、ワードライン上に形成するコンタクトプラグが、半導体基板に異常接触することを抑制できる。
上記構成において、前記ワードライン下であって、前記第２方向における前記凹部間の前記ＳＴＩ領域に窪み部が設けられ、前記ＳＴＩ領域に形成された前記電荷蓄積層は前記窪み部に埋め込まれるように形成されている構成とすることができる。この構成によれば、ワードラインがＳＴＩ領域上で分断することを抑制できる。
本発明によれば、第１方向で対向する凹部の側面上に、互いに分離し、第２方向に延伸するワードラインを、エッチングにより形成することができる。これにより、製造工程が複雑になることを抑制でき、また、メモリセルの微細化を図ることができる。
まず初めに、課題を明確にするため、図１（ａ）から図２（ｂ）を用い、比較例１に係るＮＡＮＤ型フラッシュメモリにおいて、凹部の対向する側面上に、互いに分離したワードラインを形成する方法を説明する。なお、図１（ａ）及び図２（ａ）において、ＯＮＯ膜１６を透視して拡散領域１８とＳＴＩ領域１２とを図示している。また、説明を簡明にするため、ＳＴＩ領域１２、凹部１４、ＯＮＯ膜１６、拡散領域１８を形成する工程については、ここでは説明を省略する（比較例２においても同じ）。図１（ａ）及び図１（ｂ）を参照に、行列状に設けられた凹部１４に埋め込まれ、ＳＴＩ領域１２延伸方向（第１方向）に交差する方向である第２方向に延伸する導電層２６を形成する。
図２（ａ）及び図２（ｂ）を参照に、導電層２６を覆うように半導体基板１０上にマスク層２２を形成する。マスク層２２に、第１方向における凹部１４の中央部上で、第２方向に延伸する開口部２４を形成する。マスク層２２をマスクに、導電層２６をエッチングする。これにより、凹部１４の第１方向で対向する側面上に、互いに分離したゲート電極３０を形成することができる。
比較例１の製造方法によれば、第１方向における凹部１４中央部上のマスク層２２に開口部２４を形成する。凹部１４の第１方向で対向する側面上に形成されるゲート電極３０は、開口部２４で画定されるため、開口部２４は位置精度良く形成する必要がある。しかしながら、メモリセルの微細化が進むと、凹部１４の幅も狭くなるため、開口部２４を位置精度良く形成することが困難となる。このため、メモリセルの微細化に限界が生じる。
次に、図３（ａ）から図５（ｃ）を用い、互いに分離したワードラインを形成する他の方法である比較例２に係るフラッシュメモリについて説明する。なお、図４（ａ）及び図５（ａ）において、ＯＮＯ膜１６と絶縁膜２８とを透過して、ＳＴＩ領域１２と拡散領域１８とを図示している。図３（ａ）から図３（ｃ）を参照に、凹部１４に沿ってＯＮＯ膜１６上に導電層２６を形成する。
図４（ａ）から図４（ｃ）を参照に、ＯＮＯ膜１６の表面が露出するまで、導電層２６を全面エッチングする。これにより、凹部１４中央部に形成された導電層２６はエッチングされてなくなる。つまり、凹部１４の側面に導電層２６が残存する。
図５（ａ）から図５（ｃ）を参照に、凹部１４中央部に埋め込まれるように絶縁膜２８を形成する。第１方向における凹部１４中央部上に、第２方向に延伸する開口部を有するマスク層（不図示）を形成する。マスク層をマスクに導電層２６をエッチングする。これにより、凹部１４の第２方向で対向する側面に形成された導電層２６はエッチングされる。凹部１４の第１方向で対向する側面に残存した導電層２６は、互いに分離したゲート電極３０となる。その後、ゲート電極３０上に第２方向に延伸するワードライン２０を形成する。
比較例２の製造方法によれば、図４（ａ）から図４（ｃ）に示すように、ＯＮＯ膜１６の表面が露出するまで、導電層２６をエッチバックする。このため、図５（ａ）から図５（ｃ）に示すように、第２方向で隣接する凹部１４に形成されたゲート電極３０は互いに分離している。よって、ゲート電極３０上に第２方向に延伸するワードライン２０を形成する必要がある。しかしながら、メモリセルの微細化が進み、ゲート電極３０の薄膜化が進むと、ゲート電極３０に位置精度良くワードライン２０を形成することは困難となる。このため、メモリセルの微細化に限界が生じる。これらの課題の解決を図り、凹部の対向する側面に互いに分離したワードラインを容易に形成することができ、メモリセルの微細化を図ることが可能な実施例を以下に示す。
図６（ａ）は実施例１に係るＮＡＮＤ型フラッシュメモリの平面図である。図６（ｂ）から図６（ｅ）は図６（ａ）のＢ−Ｂ間からＥ−Ｅ間の断面図である。なお、図６（ａ）において、第１酸化シリコン膜４６を透視して第２拡散領域４４を図示している。図６（ａ）及び図６（ｃ）を参照に、半導体基板１０に、第１方向に延伸するＳＴＩ領域１２が形成されている。図６（ａ）、図６（ｂ）及び図６（ｄ）を参照に、ＳＴＩ領域１２間の半導体基板１０に行列状に凹部１４が形成されている。つまり、第１方向で対向する凹部１４の側面は半導体基板１０に接し、第１方向に交差する方向である第２方向で対向する凹部１４の側面はＳＴＩ領域１２に接している。第１方向で対向する凹部１４の側面に、トンネル絶縁膜３２、電荷蓄積層３４、トップ絶縁膜３６からなるＯＮＯ膜１６が形成されている。第１方向で対向する凹部１４の側面上に、互いに分離し、ＯＮＯ膜１６に接して、第２方向に延伸するワードライン２０が形成されている。第１方向におけるワードライン２０上部の幅と下部の幅とは同じ大きさである。つまり、ワードライン２０は、凹部１４の内側に形成されている。また、ワードライン２０の上部は低抵抗化のためにシリサイド化され、シリサイド層５０が形成されている。
図６（ａ）から図６（ｃ）を参照に、第２方向における凹部１４間のＳＴＩ領域１２に窪み部３８が形成されている。つまり、第２方向に凹部１４と窪み部３８とが交互に形成されている。ワードライン２０は、凹部１４と窪み部３８とを交互に跨いで第２方向に延伸している。ワードライン２０の上面（シリサイド層５０の上面）は半導体基板１０の表面及びＳＴＩ領域１２の表面より突出している。ＳＴＩ領域１２に形成された電荷蓄積層３４は窪み部３８に埋め込まれるように形成されている。
図６（ａ）から図６（ｅ）を参照に、ワードライン２０間に第２方向に延伸する第２酸化シリコン膜４０が形成されている。凹部１４底面の半導体基板１０内に第１拡散領域４２が形成され、凹部１４上部両側の半導体基板１０内に第２拡散領域４４が形成されている。
次に、図７（ａ）から図２０（ｅ）を用い、実施例１に係るＮＡＮＤ型フラッシュメモリの製造方法を説明する。図７（ａ）から図７（ｄ）を参照に、ｐ型シリコン基板である半導体基板１０上に第１方向に延伸し、幅が６５ｎｍ、間隔が６５ｎｍのマスク層（不図示）を形成する。マスク層をマスクに、半導体基板１０をＲＩＥ（反応性イオンエッチング）法を用いてエッチングする。これにより、半導体基板１０に幅が６５ｎｍ、間隔が６５ｎｍで、深さが２００ｎｍの溝部（不図示）が形成される。高密度プラズマＣＶＤ（高密度プラズマ化学気相成長）法を用いて、溝部に埋め込まれるように酸化シリコン膜を形成する。その後、半導体基板１０の表面が露出するまでＣＭＰ（化学機械研磨）法を用いて、酸化シリコン膜を除去する。これにより、半導体基板１０に第１方向に延伸し、幅が６５ｎｍ、間隔が６５ｎｍ、深さが２００ｎｍの酸化シリコン膜からなるＳＴＩ領域１２が形成される。
図８（ａ）から図８（ｄ）を参照に、半導体基板１０上に、熱酸化法を用いて、厚さが１０ｎｍの第１酸化シリコン膜４６を形成する。このとき、第１酸化シリコン膜４６の膜厚は後述する電荷蓄積層３４の膜厚より大きくなるようにする。半導体基板１０上に、ＣＶＤ法を用いて、厚さが１５０ｎｍの窒化シリコン膜からなるマスク層２２を形成する。このとき、マスク層２２の膜厚は、後述する凹部１４の深さより大きくなるようにする。
図９（ａ）から図９（ｄ）を参照に、マスク層２２上に、第１方向に交差する方向である第２方向に延伸し、幅が６５ｎｍ、間隔が１３０ｎｍのフォトレジスト（不図示）を形成する。フォトレジストをマスクに、ＲＩＥ法を用いて、マスク層２２をエッチングする。これにより、マスク層２２は、幅が６５ｎｍ、間隔が１３０ｎｍで第２方向に延伸する。フォトレジストを除去した後、マスク層２２とＳＴＩ領域１２とをマスクに、ＲＩＥ法を用いて、第１酸化シリコン膜４６と半導体基板１０とをエッチングする。これにより、半導体基板１０に長辺が１３０ｎｍ、短辺が６５ｎｍで深さが１００ｎｍの凹部１４が形成される。第１方向で対向する凹部１４の側面は半導体基板１０に接し、第２方向で対向する凹部１４の側面はＳＴＩ領域１２に接する。また、第１酸化シリコン膜４６をエッチングする際に、マスクとして用いたＳＴＩ領域１２も一部エッチングが進み、後述する電荷蓄積層３４の膜厚より大きい深さの窪み部３８が形成される。
図１０（ａ）から図１０（ｄ）を参照に、熱酸化法を用いて、半導体基板１０を酸化する。これにより、凹部１４内面の半導体基板１０に、厚さが５ｎｍの酸化シリコン膜からなるトンネル絶縁膜３２が形成される。図１１（ａ）から図１１（ｄ）を参照に、ＣＶＤ法を用いて、窒化シリコン膜を全面堆積する。これにより、凹部１４の内面に、厚さが５ｎｍの窒化シリコン膜からなる電荷蓄積層３４が形成される。また、ＳＴＩ領域１２の窪み部３８に形成された電荷蓄積層３４は、窪み部３８の深さが電荷蓄積層３４の膜厚より大きいため、窪み部３８に埋め込まれるように形成される。言い換えると、窪み部３８に形成された電荷蓄積層３４の上面は、ＳＴＩ領域１２の上面より半導体基板１０側に形成される。
図１２（ａ）から図１２（ｄ）を参照に、ＣＶＤ法を用いて、酸化シリコン膜を全面堆積する。これにより、電荷蓄積層３４に沿うように、厚さが１０ｎｍの酸化シリコン膜からなるトップ絶縁膜３６が形成される。これらにより、第１方向で対向する凹部１４の側面に、トンネル絶縁膜３２、電荷蓄積層３４、トップ絶縁膜３６からなるＯＮＯ膜１６が形成される。図１３（ａ）から図１３（ｄ）を参照に、ＳＴＩ領域１２とマスク層２２とをマスクに、凹部１４底面の半導体基板１０内に砒素をイオン注入し、ｎ型拡散領域である第１拡散領域４２を形成する。
図１４（ａ）から図１４（ｅ）を参照に、ＣＶＤ法を用いて、トップ絶縁膜３６上に、厚さが３０ｎｍのアモルファスシリコン膜（もしくはポリシリコン膜）からなる導電層２６を全面堆積する。これにより、導電層２６は、凹部１４に埋め込まれ、且つマスク層２２の側面及び上面に沿って形成される。このため、第１方向における凹部１４の端部に形成された導電層２６の高さｈ１は、第１方向における凹部１４の中央部に形成された導電層２６の高さｈ２に比べて大きくなる。
図１５（ａ）から図１５（ｅ）を参照に、ＨＢｒ、Ｃｌ２及びＯ２ガスを用いたＲＩＥ法により、導電層２６の膜厚と同等量の導電層２６を全面エッチングする。これにより、マスク層２２等の上方に形成された導電層２６が除去され、トップ絶縁膜３６が露出する。このため、第１方向における凹部１４の端部に形成された導電層２６の高さｈ１は、凹部１４の深さにマスク層２２の膜厚を加えた大きさと同程度になる。また、第１方向における凹部１４の中央部に形成された導電層２６の高さｈ２は、凹部１４の深さと同程度になる。
図１６（ａ）から図１６（ｅ）を参照に、ＨＢｒ、Ｃｌ２及びＯ２ガスを用いたＲＩＥ法により、導電層２６をさらに凹部１４の深さと同等量だけ全面エッチングする。第１方向における凹部１４の中央部に形成された導電層２６の高さｈ２は、凹部１４の深さと同程度であるため、第１方向における凹部１４の中央部に形成された導電層２６は完全に除去される。一方、第１方向における凹部１４の端部に形成された導電層２６の高さｈ１は、凹部１４の深さにマスク層２２の膜厚を加えた高さと同程度であるため、第１方向における凹部１４の端部に形成された導電層２６は、完全には除去されずに残存する。これにより、第１方向で対向する凹部１４の側面上に、導電層２６からなり、互いに分離したワードライン２０を形成することができる。また、ワードライン２０はゲート電極を兼ねており、凹部１４内ではワードライン２０はゲート電極として機能する。
図１７（ａ）から図１７（ｅ）を参照に、高密度プラズマＣＶＤ法を用いて、ワードライン２０間に埋め込まれるように、第２酸化シリコン膜４０を形成する。その後、ＣＭＰ法を用いて、ワードライン２０の上面が露出するまで、マスク層２２と第２酸化シリコン膜４０とを研磨する。なお、ＣＭＰ法において、ワードライン２０が露出したことをレーザー光で検出することで、終点を定めることができる。図１８（ａ）から図１８（ｅ）を参照に、ＣＨ３Ｆ及びＯ２ガスを用いたＲＩＥ法もしくはリン酸によるウエットエッチング法を用いて、マスク層２２を除去する。
図１９（ａ）から図１９（ｅ）を参照に、ワードライン２０と第２酸化シリコン膜４０とＳＴＩ領域１２とをマスクに、半導体基板１０に砒素をイオン注入する。これにより、凹部１４上部両側の半導体基板１０内に、ｎ型拡散領域である第２拡散領域４４が形成される。図２０（ａ）から図２０（ｅ）を参照に、半導体基板１０全面にＴｉもしくはＣｏを堆積し、熱処理を行うことで、ワードライン２０上部にシリサイド層５０を形成する。
実施例１の製造方法によれば、図９（ａ）から図９（ｄ）に示すように、半導体基板１０に第１方向に延伸するＳＴＩ領域１２を形成した後、半導体基板１０上に第１方向に交差する方向である第２方向に延伸するマスク層２２を形成する。その後、ＳＴＩ領域１２とマスク層２２とをマスクに、半導体基板１０に凹部１４を形成する。これにより、凹部１４は半導体基板１０に行列状に形成される。図１４（ａ）から図１４（ｅ）に示すように、凹部１４に埋め込まれ、且つマスク層２２の側面及び上面に沿って導電層２６を形成する。これにより、第１方向における凹部１４の端部に形成された導電層２６の高さｈ１は、第１方向における凹部１４の中央部に形成された導電層２６の高さｈ２より大きくなる。図１５（ａ）から図１６（ｅ）に示すように、導電層２６を全面エッチングして、第１方向における凹部１４の中央部に形成された導電層２６を除去する。第１方向における凹部１４の端部に形成された導電層２６の高さｈ１は、第１方向における凹部１４の中央部に形成された導電層２６の高さｈ２より大きい。このため、第１方向における凹部１４の中央部に形成された導電層２６が完全に除去されても、第１方向で対向する凹部１４の側面に導電層２６を残存させることができる。これにより、第１方向で対向する凹部１４の側面上に、互いに分離したワードライン２０を形成することができる。また、ワードライン２０の上部の幅と下部の幅とは同じ大きさになる。
このように、実施例１の製造方法によれば、導電層２６を全面エッチングすることで、第１方向で対向する凹部１４の側面上に自己整合的に、互いに分離したワードライン２０を容易に形成することができる。よって、比較例１のように、凹部１４中央部上のマスク層２２に位置精度良く開口部２４を形成する工程は必要なく、製造工程が複雑になることを抑制できる。また、比較例１に比べて、メモリセルの微細化を図ることができる。
特に、図８（ａ）から図８（ｄ）に示すように、マスク層２２の膜厚は、凹部１４の深さより大きくする。これにより、図１４（ａ）から図１４（ｅ）に示す、第１方向における凹部１４の端部に形成された導電層２６の高さｈ１は、第１方向における凹部１４の中央部に形成された導電層２６の高さｈ２より２倍以上大きくなる。よって、図１５（ａ）から図１６（ｅ）のように、導電層２６を全面エッチングして、第１方向における凹部１４の中央部に形成された導電層２６を完全に除去した場合でも、第１方向における凹部１４の端部に残存する導電層２６の上面を、半導体基板１０の上面より突出させることができる。つまり、第１方向で対向する凹部１４の側面上に、半導体基板１０の上面より突出するワードライン２０を形成することができる。これにより、ワードライン２０を第２方向に延伸させることができる。よって、比較例２のように、凹部１４にゲート電極３０を形成する工程とは別に、ワードライン２０を形成する工程を行う必要はなく、製造工程が複雑になることを抑制できる。また、比較例２に比べて、メモリセルの微細化を図ることができる。
また、ワードライン２０の上面が半導体基板１０の上面より突出していることで、ワードライン２０上に形成するコンタクトプラグが半導体基板１０に異常接触することを抑制できる。これにより、コンタクトプラグを形成する際のコンタクトマージンが大きくなる。
さらに、図８（ａ）から図８（ｄ）に示すように、マスク層２２を形成する前に、半導体基板１０上に、電荷蓄積層３４の膜厚より大きい膜厚の第１酸化シリコン膜４６を形成する。これにより、図９（ａ）から図９（ｄ）に示すように、半導体基板１０に凹部１４を形成する際、凹部１４間のＳＴＩ領域１２もエッチングが進み、電荷蓄積層３４の膜厚より大きい深さの窪み部３８が形成される。この状態で、図１１（ａ）から図１１（ｄ）に示すように、電荷蓄積層３４の形成を行うと、ＳＴＩ領域１２に形成される電荷蓄積層３４は窪み部３８に埋め込まれるように形成される。
マスク層２２と電荷蓄積層３４とは共に窒化シリコン膜からなる。このため、図１８（ａ）から図１８（ｅ）に示す、マスク層２２を除去する際、電荷蓄積層３４も除去される恐れがある。例えば、ＳＴＩ領域１２に形成された電荷蓄積層３４が除去されると、電荷蓄積層３４上に形成されるワードライン２０が、ＳＴＩ領域１２上で分断することが起こり得る。しかしながら、実施例１の製造方法では、ＳＴＩ領域１２に形成された電荷蓄積層３４は、ＳＴＩ領域１２の窪み部３８に埋め込まれるように形成される。このため、マスク層２２を除去する工程を実施した場合でも、ＳＴＩ領域１２に形成された電荷蓄積層３４は除去され難く済む。これにより、ワードライン２０がＳＴＩ領域１２上で分断することを抑制できる。特に、マスク層２２をリン酸によるウエットエッチング等の等方性エッチングを用いて除去する場合に、この効果は大きくなる。
さらに、図１７（ａ）から図１７（ｅ）に示すように、ワードライン２０の上面が露出するまで、マスク層２２等を研磨している。これにより、ワードライン２０の上面を半導体基板１０の上面より突出させることを容易に行うことができる。特に、実施例１のように、ワードライン２０の表面が露出したことをレーザー光で検出して終点を決める場合や、研磨している材料の変化を検出して終点を決める場合など、ワードライン２０表面が露出したことを確実に検出できる方法を用いて終点を決める場合が好ましい。
さらに、第１方向で対向する凹部１４の側面上に、互いに分離したワードライン２０を形成するため、図１５（ａ）から図１５（ｅ）に示すように、導電層２６の膜厚と同等量の導電層２６を全面エッチングする第１のエッチング工程を実施する。その後、図１６（ａ）から図１６（ｅ）に示すように、凹部１４の深さと同等量の導電層２６を全面エッチングする第２のエッチング工程を実施する。これにより、第１方向における凹部１４の中央部に形成された導電層２６を容易に、かつ確実に除去することができ、第１方向で対向する凹部１４の側面上に、互いに分離したワードライン２０を容易に形成することができる。また、第１のエッチング工程では、トップ絶縁膜３６が露出したことを確認して、エッチングの終点を判断してもよい。さらに、第２のエッチング工程では、第１方向における凹部１４の中央部に形成された導電層２６をより確実に除去するため、若干のオーバーエッチングを実施してもよい。
さらに、図１３（ａ）から図１３（ｅ）に示すように、凹部１４底面の半導体基板１０内に第１拡散領域４２を形成する。図１９（ａ）から図１９（ｅ）に示すように、凹部１４上部両側の半導体基板１０内に第２拡散領域４４を形成する。これにより、第１方向で対向する凹部１４の側面上に形成されたＯＮＯ膜１６それぞれに、２つの電荷蓄積領域を形成することができる。つまり、１つの凹部１４に４ビットの情報を記憶させることができる。
実施例１において、図１４（ａ）から図１４（ｅ）に示すように、導電層２６は凹部１４に埋め込まれるように形成された場合を例に示したがこれに限られない。導電層２６が、少なくとも、凹部１４の側面に沿って形成されている場合であればよい。この場合でも、実施例１の製造方法を用いることで、第１方向で対向する凹部１４の側面に、それぞれ分離したワードライン２０を形成することができる。
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 半導体基板
１２ ＳＴＩ領域
１４ 凹部
１６ ＯＮＯ膜
１８ 拡散領域
２０ ワードライン
２２ マスク層
２４ 開口部
２６ 導電層
２８ 絶縁膜
３０ ゲート電極
３２ トンネル絶縁膜
３４ 電荷蓄積層
３６ トップ絶縁膜
３８ 窪み部
４０ 第２酸化シリコン膜
４２ 第１拡散領域
４４ 第２拡散領域
４６ 第１酸化シリコン膜
５０ シリサイド層
１２ ＳＴＩ領域
１４ 凹部
１６ ＯＮＯ膜
１８ 拡散領域
２０ ワードライン
２２ マスク層
２４ 開口部
２６ 導電層
２８ 絶縁膜
３０ ゲート電極
３２ トンネル絶縁膜
３４ 電荷蓄積層
３６ トップ絶縁膜
３８ 窪み部
４０ 第２酸化シリコン膜
４２ 第１拡散領域
４４ 第２拡散領域
４６ 第１酸化シリコン膜
５０ シリサイド層
Claims (8)
- 半導体基板に第１方向に延伸するＳＴＩ領域を形成する工程と、
前記半導体基板上に前記第１方向に交差する方向である第２方向に延伸するマスク層を形成する工程と、
前記ＳＴＩ領域と前記マスク層とをマスクに、前記半導体基板に凹部を形成する工程と、
前記凹部の内面を覆う電荷蓄積層を形成する工程と、
前記凹部と前記マスク層の側面上とに導電層を形成する工程と、
前記導電層を全面エッチングして、前記第１方向で対向する前記凹部の側面上に、前記導電層からなり、互いに分離して前記第２方向に延伸するワードラインを形成する工程と、を有し、
前記マスク層を形成する工程は、前記凹部の深さより大きい膜厚の前記マスク層を形成する工程であることを特徴とする半導体装置の製造方法。 - 前記凹部を形成する工程は、前記第２方向での前記凹部間の前記ＳＴＩ領域に、前記電荷蓄積層の膜厚より大きい深さの窪み部を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記ワードラインの上面が露出するまで、前記マスク層を研磨する工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記導電層を形成する工程は、前記半導体基板上に前記導電層を全面堆積する工程を含み、
前記ワードラインを形成する工程は、前記導電層の膜厚と同等量の前記導電層をエッチングする第１のエッチング工程と、前記凹部の深さと同等量の前記導電層をエッチングする第２のエッチング工程と、を含むことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。 - 前記凹部の底面の前記半導体基板内に第１拡散領域を形成する工程と、
前記凹部の上部両側の前記半導体基板内に第２拡散領域を形成する工程と、を有することを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。 - 行列状に凹部が設けられた半導体基板と、
第２方向での前記凹部間の前記半導体基板に設けられ、前記第２方向に交差する方向である第１方向に延伸するＳＴＩ領域と、
前記凹部の内面を覆う電荷蓄積層と、
前記第１方向で対向する前記凹部の側面上に、互いに分離し、前記第２方向に延伸するワードラインと、を具備し、
前記ワードラインの上面は前記半導体基板の上面より突出していることを特徴とする半導体装置。 - 前記第１方向における前記ワードラインの上部の幅と下部の幅とは同じ大きさであることを特徴とする請求項６に記載の半導体装置。
- 前記ワードライン下であって、前記第２方向での前記凹部間の前記ＳＴＩ領域に窪み部が設けられ、
前記ＳＴＩ領域に形成された前記電荷蓄積層は前記窪み部に埋め込まれるように形成されていることを特徴とする請求項６又は７に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007329364A JP5319107B2 (ja) | 2007-12-20 | 2007-12-20 | 半導体装置及びその製造方法 |
| US12/337,461 US7994007B2 (en) | 2007-12-20 | 2008-12-17 | Semiconductor device and method for manufacturing |
| US13/206,380 US8552523B2 (en) | 2007-12-20 | 2011-08-09 | Semiconductor device and method for manufacturing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007329364A JP5319107B2 (ja) | 2007-12-20 | 2007-12-20 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013145709A Division JP5681761B2 (ja) | 2013-07-11 | 2013-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009152412A JP2009152412A (ja) | 2009-07-09 |
| JP5319107B2 true JP5319107B2 (ja) | 2013-10-16 |
Family
ID=40921210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007329364A Expired - Fee Related JP5319107B2 (ja) | 2007-12-20 | 2007-12-20 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7994007B2 (ja) |
| JP (1) | JP5319107B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5405737B2 (ja) * | 2007-12-20 | 2014-02-05 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| US8945997B2 (en) | 2013-06-27 | 2015-02-03 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits having improved split-gate nonvolatile memory devices and methods for fabrication of same |
| US10446563B1 (en) * | 2018-04-04 | 2019-10-15 | Texas Instruments Incorporated | Partially disposed gate layer into the trenches |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0924767B1 (de) * | 1997-12-22 | 2011-05-11 | Infineon Technologies AG | EEPROM-Anordnung und Verfahren zu deren Herstellung |
| US7105406B2 (en) * | 2003-06-20 | 2006-09-12 | Sandisk Corporation | Self aligned non-volatile memory cell and process for fabrication |
| US7183153B2 (en) * | 2004-03-12 | 2007-02-27 | Sandisk Corporation | Method of manufacturing self aligned non-volatile memory cells |
| JP4209824B2 (ja) * | 2004-09-17 | 2009-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI285414B (en) * | 2005-10-21 | 2007-08-11 | Powerchip Semiconductor Corp | Non-volatile memory and manufacturing method and operating method thereof |
| KR100777016B1 (ko) * | 2006-06-20 | 2007-11-16 | 재단법인서울대학교산학협력재단 | 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법 |
| US7803680B2 (en) * | 2007-01-12 | 2010-09-28 | Spansion Llc | Self-aligned patterning method by using non-conformal film and etch back for flash memory and other semiconductor applications |
-
2007
- 2007-12-20 JP JP2007329364A patent/JP5319107B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-17 US US12/337,461 patent/US7994007B2/en active Active
-
2011
- 2011-08-09 US US13/206,380 patent/US8552523B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7994007B2 (en) | 2011-08-09 |
| US20090315098A1 (en) | 2009-12-24 |
| JP2009152412A (ja) | 2009-07-09 |
| US20110291227A1 (en) | 2011-12-01 |
| US8552523B2 (en) | 2013-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
| US7589374B2 (en) | Semiconductor device and related fabrication method | |
| JP5425378B2 (ja) | 半導体装置の製造方法 | |
| JP2010004020A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2006319202A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2008135715A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP5319107B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11220112A (ja) | 半導体装置およびその製造方法 | |
| US8669606B2 (en) | Semiconductor device and method for manufacturing thereof | |
| JP5319092B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009049208A (ja) | 半導体装置およびその製造方法 | |
| JP2008166528A (ja) | 半導体装置およびその製造方法 | |
| JP5264139B2 (ja) | 半導体装置の製造方法 | |
| JP5681761B2 (ja) | 半導体装置の製造方法 | |
| JP2009194221A (ja) | 半導体装置およびその製造方法 | |
| JP5379366B2 (ja) | 半導体装置およびその製造方法 | |
| JP5395344B2 (ja) | 半導体装置 | |
| JP5789654B2 (ja) | 半導体装置およびその製造方法 | |
| JP5308024B2 (ja) | 半導体装置およびその製造方法 | |
| JP5367256B2 (ja) | 半導体装置およびその製造方法 | |
| JP5546114B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2005277190A (ja) | 半導体記憶装置及びその製造方法 | |
| JP5792759B2 (ja) | スイッチ素子を有するメモリシステム | |
| JP5566013B2 (ja) | 半導体装置及びその製造方法 | |
| JP5491694B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100402 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100616 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101202 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130517 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130614 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130624 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130711 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5319107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |