KR100213981B1 - 마스크 롬의 제조방법 - Google Patents
마스크 롬의 제조방법 Download PDFInfo
- Publication number
- KR100213981B1 KR100213981B1 KR1019960026297A KR19960026297A KR100213981B1 KR 100213981 B1 KR100213981 B1 KR 100213981B1 KR 1019960026297 A KR1019960026297 A KR 1019960026297A KR 19960026297 A KR19960026297 A KR 19960026297A KR 100213981 B1 KR100213981 B1 KR 100213981B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- forming
- cell region
- concentration impurity
- oxide film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 28
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 15
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000010408 film Substances 0.000 description 28
- 150000002500 ions Chemical class 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 마스크 롬의 제조방법에 관한 것으로, 반도체 기판 상에 소정의 셀 영역 및 주변 영역의 각각의 트랜지스터가 직렬로 결합되어 하나의 소오스 및 드레인을 공유하도록 형성하는 마스크 롬의 제조 방법에 있어서, 셀영역의 좁은 워드라인 간격에 의해 산화막 스페이서가 형성되지 못하고, 워드라인 사이의 스페이서가 연결됨으로 인하여 고농도 불순물 영역이 형성되지 못하여 저항이 증가하는 문제를 해결하기 위해서, 스페이서를 형성하는 단계 및 고농도 불순물 확산영역을 형성하는 단계 사이에, 주변 영역 상부에 패턴화된 포토레지스트막을 형성한 후, 셀 영역의 산화막을 소정 두께만큼 남도록 식각하는 단계와 포토레지스트막을 제거하는 단계를 포함하여 셀 영역에도 고농도 불순물 확산영역을 형성함으로써, 전류레벨을 증가시킬 수 있게 된다.
Description
제1도는 일반적인 마스크 롬의 제조방법의 일부를 설명하기 위한 공정 단면도.
제2a 내지 d도는 본 발명의 일 실시예에 따른 마스크 롬의 제조방법을 설명하기 위한 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 게이트 산화막
13 : 폴리실리콘 14 : 저농도 불순물 확산영역
15, 17 : 산화막 16 : 포토레지스트막
18 : 고농도 불순물 확산영역
[발명의 분야]
본 발명은 마스크 롬의 제조방법에 관한 것으로, 특히 전류레벨을 증가시킬 수 있는 마스크 롬의 제조방법에 관한 것이다.
[종래기술]
일반적으로 마스크 롬(MAST ROM)은 마스크 공정에 의하여 프로그램되는 롬(ROM : Read Only Memory)으로 비 휘발성 메모리(Non-Volatile Memory)군에 속하며, 전력 차단시에도 소자내의 정보는 지워지지 않고 그대로 유지되는 메모리 소자이다.
이와 같이 마스크 롬은 제조업체가 사용자로부터 주문을 받아 마스크에 패턴을 형성한 후, 실리콘 웨이퍼에 데이터를 기록하여 영구히 사용하는데, 이는 프로그램된 데이터를 사용중에 바꿀 필요가 없고 데이터를 판독만 함으로써, 현재 게임기의 게임팩, 사무자동화, 전자 수첩이나 프린터 등의 문자 데이터를 저장하는 비교적 단순화된 셀의 구조를 갖는다. 또한, 단위 셀당 비트 간격이 가장 낮아 사용자가 개발 완료된 시스템을 대량 생산할 경우에 많이 사용된다.
제1도는 일반적인 마스크롬의 제조 방법의 일부를 설명하기 위한 공정 단면도로서, 제1도에 도시된 바와 같이, A영역은 소정의 셀 영역이고, B영역은 주변 영역을 나타내며, 각각의 트랜지스터가 직렬로 연결되어 하나의 소오스 및 드레인을 공유하는 형태를 이루게 된다.
즉, 반도체 기판(1) 상에 박막의 게이트 산화막(2)을 증착하고, 그 상부에 워드라인용 폴리실리콘(3)을 증착한 후, 워드 라인의 형태로 식각한다. 그런 다음, 식각된 워드 라인을 이온 주입마스크하는 이온 주입 공정을 실시하여, 저농도 불순물 확산 영역(4)을 형성한다. 그 후, 전체 구조물 상부에 산화막(5)을 증착 한 다음, 이방성 블랭킷 식각을 실시하여 워드라인 측벽 스페이서를 형성한다. 그런 다음, 측벽 스페이서가 형성된 워드라인을 이온 주입 마스크로하는 이온 주입 공정을 실시하여, 고농도 불순물 확산 영역(6)을 형성한 후, 어닐링 공정을 진행함으로써 LDD(Lightly Doped Drain)구조의 마스크 롬의 소자 영역을 구축하게 된다.
[발명이 이루고자 하는 기술적 과제]
그런데, 상술된 LDD 구조의 마스크 롬을 제조하는데 있어서는 다음과 같은 문제가 발생하게 된다.
즉, 제1도에 도시된 바와 같이, 주변 영역(B)의 트랜지스터의 경우에는 완전한 LDD 구조를 형성할 수 있으나, 셀 영역(A)의 트랜지스터의 경우에는 측벽 스페이서를 형성하기 위한 산화막(5)의 식각 공정 시, 폴리실리콘(3) 사이의 간격이 좁기 때문에, 산화막(5)이 식각되지 않고 남게 되어 스페이서가 서로 연결되게 된다. 따라서, 고농도 불순물 확산영역(4)의 형성을 위한 이온 주입 공정 시, 연결된 스페이서(5)를 통과하지 못하여 셀 영역(A)에는 고농도 불순물 확산영역(4)이 형성되지 못하게 된다. 이에 따라, 저농도 불순물 확산 영역(4)으로 연결된 셀 영역(A)에서 저항이 증가하여, 셀 스트링(도시되지 않음)을 통과하는 전류의 레벨이 감소하게 된다. 이러한 전류레벨의 감소로 인하여 센싱 마진(sensing margin)이 부족한 문제를 유발하게 된다.
이에, 본 발명은 상기된 문제점을 감안하여 창출된 것으로서, 좁은 폴리실리콘 사이의 간격으로 인하여 스페이서 형성시 식각되지 못하는 산화막에 대한 소정의 식각 공정을 추가로 진행하여, 고농도 불순물 확산 영역의 형성이 가능하게 함으로써 전류레벨을 증가시킬 수 있는 마스크 롬의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성 및 작용]
상기된 목적을 달성하기 위한 본 발명에 따른 마스크 롬의 제조방법은 반도체 기판 상에 소정의 셀 영역 및 주변 영역의 각각의 트랜지스터가 직렬로 결합되어 하나의 소오스 및 드레인을 공유하도록 형성하는 마스크 롬의 제조 방법에 있어서, 상기 반도체 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 폴리실리콘을 형성하는 단계; 상기 게이트 절연막 및 폴리실리콘을 식각하여 예정된 형태의 워드라인을 형성하는 단계; 상기 워드라인을 이온 주입 마스크로하는 이온 주입 공정을 실시하여 상기 반도체 기판 표면의 소정 부분에 저농도 불순물 확산영역을 형성하는 단계; 상기 결과물 상부에 산화막을 형성하는 단계; 상기 산화막을 이방성 식각하여 스페이서를 형성하는 단계; 및, 상기 스페이서가 구비된 상기 워드라인을 식각 마스크로하는 이온 주입 공정을 실시하여 고농도 불순물 확산영역을 형성하는 단계를 포함하며, 상기 스페이서를 형성하는 단계 및 상기 고농도 불순물 확산영역을 형성하는 단계 사이에, 상기 주변 영역 상부에 패턴화된 포토레지스트막을 형성한 후, 상기 셀 영역의 산화막을 소정 두께만큼 남도록 식각하는 단계와 상기 포토레지스트막을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 구성으로 된 본 발명에 의하면, 스페이서 형성시 식각되지 않은 셀 영역의 산화막을 소정의 식각 공정을 통하여 제거한 후, 고농도 이온을 주입하여 셀 영역에도 고농도 불순물 확산영역이 형성되게 된다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
제2a도 내지 제2d도는 본 발명의 일 실시예에 따른 마스크 롬의 제조방법을 설명하기 위한 공정 단면도로서, 제1도에서와 마찬가지로, A영역은 소정의 셀 영역이고, B 영역은 주변 영역을 나타내며, 각각의 트랜지스터는 직렬로 연결되어 하나의 소오소 및 드레인을 공유하는 형태로 형성된다. 그리고, 도면부호 11은 반도체 기판이고, 12는 게이트 산화막, 13는 폴리실리콘, 14는 저농도 불순물 확산영역, 15 및 17은 산화막, 16은 포토레지스트막, 18은 고농도 불순물 확산영역이다.
먼저, 제2a도에 도시된 바와 같이, 반도체 기판(11) 상에 박막의 게이트 산화막(12)을 증착하고, 그 상부에 워드라인용 폴리실리콘(13)을 증착한 후, 포토리소그라피의 일련 공정 및 식각 공정을 통하여 예정된 형태의 워드라인을 형성한다. 그런 다음, 워드라인을 이온 주입 마스크로 하는 이온 주입 공정을 실시하여, 저농도 불순물 확산영역(14)을 형성한다.
이어서, 제2b도에 도시된 바와 같이, 전체 구종물 상부에 산화막(15)을 증착한 다음, 이방성 블랭킷 식각을 실시하여 워드라인 측벽 스페이서를 형성한다. 이때, 주변 영역(B)에는 소정의 스페이서가 형성되지만 셀 영역(A)의 산화막(15)은 폴리실리콘(13)의 좁은 간격으로 식각되지 못하게 된다. 따라서, 이러한 산화막(15)을 제거하기 위하여, 제2c도에 도시된 바와 같이, 포토리소그라피 공정에 의해 패턴화된 포토레지스트막(16)을 주변 영역(B)상부에 형성한 다음 셀 영역(A)의 산화막(15)을 식각하여 제거한다. 여기서, 식각공정은 건식 또는 습식식각으로 진행하고 또한, 후속 이온 주입 공정을 감안하여 약 100 내지 200Å의 두께의 산화막(17)이 남도록 진행한다.
그 후, 제2d도에 도시된 바와 같이, 공지의 방법으로 포토레지스트막(16)을 제거한 다음, 셀 영역(A)의 워드라인 및 주변 영역(B)의 스페이서가 구비된 워드라인을 이온 주입 마스크로하는 이온주입 공정을 실시하여, 고농도 불순물 확산영역(18)을 형성한다. 이어서, 어닐링 공정을 진행하고 산화막(17)을 제거한 다음, 도시되지는 않았지만 후속 공정을 진행한다.
[발명의 효과]
상술된 실시예에 의하면, 스페이서 형성시 식각되지 않은 셀 영역의 산화막을 소정의 식각 공정을 통하여 제거한 후, 고농도 이온을 주입하여 셀 영역에도 고농도 불순물 확산영역이 형성됨으로써, 저항이 감소하게 된다. 이에 따라, 전류레벨이 증가하게 됨으로써, 충분한 센싱 마진을 확보할 수 있게 된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 전류레벨을 증가시킬 수 있는 마스크 롬의 제조방법을 실현할 수 있게 된다.
Claims (4)
- 셀 타입이 낸드 구조로 이루어진 마스크 롬의 제조 방법에 있어서, 상기 반도체 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상부에 폴리실리콘을 형성하는 단계; 상기 게이트 절연막 및 폴리실리콘을 식각하여 예정된 형태의 워드라인을 형성하는 단계; 상기 워드라인을 이온 주입 마스크로하는 이온 주입 공정을 실시하여 상기 반도체 기판 표면의 소정 부분에 저농도 불순물 확산영역을 형성하는 단계; 상기 결과를 상부에 산화막을 형성하는 단계; 상기 산화막을 이방성 식각하여 스페이서를 형성하는 단계; 및, 상기 스페이서가 구비된 상기 워드라인을 식각 마스크로하는 이온 주입 공정을 실시하여 고농도 불순물 확산영역을 형성하는 단계를 포함하며, 상기 스페이서를 형성하는 단계 및 상기 고농도 불순물 확산영역을 형성하는 단계 사이에, 상기 주변 영역 상부에 패턴화된 포토레지스트막을 형성한 후, 상기 셀 영역의 산화막을 소정 두께만큼 남도록 식각하는 단계와 상기 포토레지스트막을 제거하는 단계를 포함하는 것을 특징으로 하는 마스크 롬의 제조방법.
- 제1항에 있어서, 상기 셀 영역의 산화막은 습식 식각하는 것을 특징으로 하는 마스크 롬의 제조방법.
- 제1항에 있어서, 상기 셀 영역의 산화막은 건식 식각하는 것을 특징으로 하는 마스크 롬의 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 셀 영역의 산화막은 100 내지 200 Å의 두께가 남도록 식각하는 것을 특징으로 하는 마스크 롬의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026297A KR100213981B1 (ko) | 1996-06-29 | 1996-06-29 | 마스크 롬의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026297A KR100213981B1 (ko) | 1996-06-29 | 1996-06-29 | 마스크 롬의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006416A KR980006416A (ko) | 1998-03-30 |
| KR100213981B1 true KR100213981B1 (ko) | 1999-08-02 |
Family
ID=19465050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960026297A KR100213981B1 (ko) | 1996-06-29 | 1996-06-29 | 마스크 롬의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100213981B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593134B1 (ko) * | 1999-11-25 | 2006-06-26 | 주식회사 하이닉스반도체 | 플랫 롬 트랜지스터의 제조 방법 |
-
1996
- 1996-06-29 KR KR1019960026297A patent/KR100213981B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593134B1 (ko) * | 1999-11-25 | 2006-06-26 | 주식회사 하이닉스반도체 | 플랫 롬 트랜지스터의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006416A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7517749B2 (en) | Method for forming an array with polysilicon local interconnects | |
| KR19990087642A (ko) | 메모리 셀 장치 및 그것의 제조 방법 | |
| KR0132490B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2001156276A (ja) | 厚さの異なるゲート酸化物層を形成する方法 | |
| JP3902831B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JP2000509557A (ja) | メモリセル装置及びその製造方法 | |
| KR100213981B1 (ko) | 마스크 롬의 제조방법 | |
| JP2000068391A (ja) | マスクｒｏｍの製造方法 | |
| US5648289A (en) | Method for coding semiconductor read only memory device | |
| JP2644275B2 (ja) | 半導体装置の製造方法 | |
| JP2733910B2 (ja) | マスクｒｏｍの製造方法 | |
| JPH08139210A (ja) | 不揮発性半導体記憶装置のメモリセルの形成方法 | |
| JPH08153860A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2864850B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US6221698B1 (en) | Process for making high density mask ROM | |
| KR100734075B1 (ko) | 플래쉬 메모리 셀의 구조 및 그의 제조 방법 | |
| KR100237007B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100192172B1 (ko) | 마스크 롬의 제조방법 | |
| KR100219069B1 (ko) | 반도체장치 제조방법 | |
| US20040157451A1 (en) | Methods of fabricating non-volatile memory devices | |
| KR100687849B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR0165395B1 (ko) | 마스크 롬 인식패턴 형성방법 | |
| US6376306B1 (en) | Method for forming non volatile memory structures on a semiconductor substrate | |
| KR100525078B1 (ko) | 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법 | |
| KR100689589B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |