JP2001156276A - 厚さの異なるゲート酸化物層を形成する方法 - Google Patents
厚さの異なるゲート酸化物層を形成する方法Info
- Publication number
- JP2001156276A JP2001156276A JP2000126023A JP2000126023A JP2001156276A JP 2001156276 A JP2001156276 A JP 2001156276A JP 2000126023 A JP2000126023 A JP 2000126023A JP 2000126023 A JP2000126023 A JP 2000126023A JP 2001156276 A JP2001156276 A JP 2001156276A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide layer
- sacrificial oxide
- thickness
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 21
- -1 nitrogen ions Chemical class 0.000 claims abstract description 15
- 238000002513 implantation Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims 4
- 238000000137 annealing Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 129
- 230000008569 process Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 8
- 239000002344 surface layer Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101150000715 DA18 gene Proteins 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 102100036738 Guanine nucleotide-binding protein subunit alpha-11 Human genes 0.000 description 1
- 108010063256 HTLV-1 protease Proteins 0.000 description 1
- 101100283445 Homo sapiens GNA11 gene Proteins 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 210000003126 m-cell Anatomy 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ３つの異なる厚さを持つ酸化物層を形成する
ための新たな方法を提供する。 【解決手段】 基板１０上に酸化物層１２を成長させ第
１レジストでパターニングしてトンネル部２４をエッチ
ングして基板を露呈し、窒素イオンを注入して基板１０
にイオン注入領域１８を形成した後レジストを除去す
る。酸化物層が最大の厚さの部分２２に、第２のレジス
ト層を形成し、これをマスクとして他の部分２４，２６
の酸化物層をすべてエッチング除去し、第２レジストも
除去する。続いて２度目の酸化物層を全面に成長させる
ことにより、最大厚部２２は更に厚く、イオン注入領域
１８上は成長が進まず最小厚部２４となり、他は中間厚
部２６となる。
ための新たな方法を提供する。 【解決手段】 基板１０上に酸化物層１２を成長させ第
１レジストでパターニングしてトンネル部２４をエッチ
ングして基板を露呈し、窒素イオンを注入して基板１０
にイオン注入領域１８を形成した後レジストを除去す
る。酸化物層が最大の厚さの部分２２に、第２のレジス
ト層を形成し、これをマスクとして他の部分２４，２６
の酸化物層をすべてエッチング除去し、第２レジストも
除去する。続いて２度目の酸化物層を全面に成長させる
ことにより、最大厚部２２は更に厚く、イオン注入領域
１８上は成長が進まず最小厚部２４となり、他は中間厚
部２６となる。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路装置の製
造法に関し、更に詳しくは、低電圧フラッシュメモリー
装置及び高電圧フラッシュメモリー装置を形成する際、
厚さの異なるゲート酸化物層を形成するための方法に関
する。
造法に関し、更に詳しくは、低電圧フラッシュメモリー
装置及び高電圧フラッシュメモリー装置を形成する際、
厚さの異なるゲート酸化物層を形成するための方法に関
する。
【０００２】
【従来の技術】多年に亘る半導体産業における発展は、
様々な技術的向上、装置設計、及び装置パッケージング
法に関する。これらの目的達成手段のうち、一つ又はそ
れ以上の手段によって半導体の性能の改良を行うことが
できる。装置の小型化によって半導体装置の多くの改良
がなされ、他の方法は、一つの半導体チップ上に多機能
装置を形成することによって装置の性能を改良しようと
してきた。歴史的には、半導体装置は、大きくデータ操
作機能（ロジック装置）とデータ記憶機能（メモリー装
置）とに分けられてきた。これらの２つの異なるデータ
処理機能を行う装置もまた、歴史的に、異なる物理的装
置に記憶されてきた。しかしながら、通常はデータ記憶
−データ検索装置として機能する装置にメモリーセルが
形成されており、装置内の実際のメモリーセルは、代表
的には、アドレスデコーダ、読み取り／書込みバッフ
ァ、及び検出増幅器等の周辺機能によって取り囲まれて
いる。
様々な技術的向上、装置設計、及び装置パッケージング
法に関する。これらの目的達成手段のうち、一つ又はそ
れ以上の手段によって半導体の性能の改良を行うことが
できる。装置の小型化によって半導体装置の多くの改良
がなされ、他の方法は、一つの半導体チップ上に多機能
装置を形成することによって装置の性能を改良しようと
してきた。歴史的には、半導体装置は、大きくデータ操
作機能（ロジック装置）とデータ記憶機能（メモリー装
置）とに分けられてきた。これらの２つの異なるデータ
処理機能を行う装置もまた、歴史的に、異なる物理的装
置に記憶されてきた。しかしながら、通常はデータ記憶
−データ検索装置として機能する装置にメモリーセルが
形成されており、装置内の実際のメモリーセルは、代表
的には、アドレスデコーダ、読み取り／書込みバッフ
ァ、及び検出増幅器等の周辺機能によって取り囲まれて
いる。
【０００３】半導体装置の形成は、装置が配置されるべ
き場所の表面上でゲート酸化物層を成長させることで開
始する。ゲート酸化物は、薄い熱酸化物であり、上側の
層（例えばナイトライド）と（下側の）シリコンとの間
を良好に接着でき、フィールド酸化中、応力解放層とし
て役立つ。ゲート酸化物は、下側のシリコンを熱酸化さ
せることによって形成でき、付着させた酸化物層、窒化
物層、又はゲート誘電体として使用する上で適した任意
の他の材料と関連して形成することもできる。ゲート酸
化物は、通常は、二酸化シリコン材料として形成される
が、ＴＥＯＳ及び二酸化シリコン材料といった複合酸化
物であってもよいし、窒化酸化物層、又は同様のゲート
誘電体であってもよい。ゲート酸化物層は、例えば、約
８５０℃乃至１０００℃の温度の酸化蒸気雰囲気中で約
５０オングストローム（Å）乃至２５０オングストロー
ム（Å）の厚さまで成長させることができる。
き場所の表面上でゲート酸化物層を成長させることで開
始する。ゲート酸化物は、薄い熱酸化物であり、上側の
層（例えばナイトライド）と（下側の）シリコンとの間
を良好に接着でき、フィールド酸化中、応力解放層とし
て役立つ。ゲート酸化物は、下側のシリコンを熱酸化さ
せることによって形成でき、付着させた酸化物層、窒化
物層、又はゲート誘電体として使用する上で適した任意
の他の材料と関連して形成することもできる。ゲート酸
化物は、通常は、二酸化シリコン材料として形成される
が、ＴＥＯＳ及び二酸化シリコン材料といった複合酸化
物であってもよいし、窒化酸化物層、又は同様のゲート
誘電体であってもよい。ゲート酸化物層は、例えば、約
８５０℃乃至１０００℃の温度の酸化蒸気雰囲気中で約
５０オングストローム（Å）乃至２５０オングストロー
ム（Å）の厚さまで成長させることができる。
【０００４】装置の性能はゲート酸化物層の厚さによっ
て大きく左右される。ＦＥＴ装置を周囲の論理装置と組
み合わせた装置において、一つの半導体装置によって提
供される組み合わせ機能は、厚さの異なるゲート酸化物
層を付着させる必要がある。代表的には、周囲の論理機
能は、装置全体としての性能を高めるため、薄いゲート
酸化物層を使用することを必要とするのに対し、ＤＲＡ
ＭセルのＦＥＴアクセス・トランジスタに必要とされる
高いゲート電圧を考慮すると、厚いゲート酸化物が必要
とされる。一例として、ＦＥＴメモリー装置が形成され
た基板の約２Ｖの電圧バイアスで、ゲート電極と基板と
の間において約５Ｖの電位差が必要とされると、結果と
して、メモリーセルのＦＥＴアクセストランジスターに
７Ｖのゲート電圧が加わることにな。しかしながら、回
路の論理部分のＦＥＴ装置は、約３．３Ｖのゲート電圧
を必要とするので、これらの装置について、厚さが異な
るパッド酸化物層が必要とされることは明らかである。
て大きく左右される。ＦＥＴ装置を周囲の論理装置と組
み合わせた装置において、一つの半導体装置によって提
供される組み合わせ機能は、厚さの異なるゲート酸化物
層を付着させる必要がある。代表的には、周囲の論理機
能は、装置全体としての性能を高めるため、薄いゲート
酸化物層を使用することを必要とするのに対し、ＤＲＡ
ＭセルのＦＥＴアクセス・トランジスタに必要とされる
高いゲート電圧を考慮すると、厚いゲート酸化物が必要
とされる。一例として、ＦＥＴメモリー装置が形成され
た基板の約２Ｖの電圧バイアスで、ゲート電極と基板と
の間において約５Ｖの電位差が必要とされると、結果と
して、メモリーセルのＦＥＴアクセストランジスターに
７Ｖのゲート電圧が加わることにな。しかしながら、回
路の論理部分のＦＥＴ装置は、約３．３Ｖのゲート電圧
を必要とするので、これらの装置について、厚さが異な
るパッド酸化物層が必要とされることは明らかである。
【０００５】厚さが異なるゲート酸化物層が必要とされ
る別の用途は、ＰＭＯＳ装置及びＮＭＯＳ装置を組み合
わせてコンバータを形成するＭＯＳ装置の用途である。
ＰＭＯＳ装置のマジョリティーキャリヤはホールであ
り、ＮＭＯＳ装置の多数キャリアは電子である。正孔の
移動度は電子よりもかなり低いため、ＰＭＯＳ装置の駆
動能力は低い。これを補償するため、及び二種類の装置
の駆動能力を等しくするため、ＰＭＯＳ装置のゲート幅
を広くする（所与のゲート電圧について更に多くのドラ
イブ電流を可能にする）か或いはゲート幅を同じに維持
した状態でゲート電流を高めることができるように二種
類の装置についてのゲート酸化物層の厚さを調節するか
のいずれかを行う。これら２つの解決策のうち、ゲート
酸化物の厚さを変化させる方が見込みがある。これはゲ
ート電極の幅を広くするには表面積が必要であり、これ
が装置の所望の小型化に反するためである。厚さが異な
るゲート酸化物層の形成に使用できる技術の一つ（米国
特許第５，３３０，９２０号によって提供される）は、
基板の表面上に形成した犠牲酸化物層の選択的イオン注
入によって行われる。イオン注入した表面上に形成され
たゲート酸化物層は、イオン注入が加えられていない表
面上に形成されたゲート酸化物よりも薄い。
る別の用途は、ＰＭＯＳ装置及びＮＭＯＳ装置を組み合
わせてコンバータを形成するＭＯＳ装置の用途である。
ＰＭＯＳ装置のマジョリティーキャリヤはホールであ
り、ＮＭＯＳ装置の多数キャリアは電子である。正孔の
移動度は電子よりもかなり低いため、ＰＭＯＳ装置の駆
動能力は低い。これを補償するため、及び二種類の装置
の駆動能力を等しくするため、ＰＭＯＳ装置のゲート幅
を広くする（所与のゲート電圧について更に多くのドラ
イブ電流を可能にする）か或いはゲート幅を同じに維持
した状態でゲート電流を高めることができるように二種
類の装置についてのゲート酸化物層の厚さを調節するか
のいずれかを行う。これら２つの解決策のうち、ゲート
酸化物の厚さを変化させる方が見込みがある。これはゲ
ート電極の幅を広くするには表面積が必要であり、これ
が装置の所望の小型化に反するためである。厚さが異な
るゲート酸化物層の形成に使用できる技術の一つ（米国
特許第５，３３０，９２０号によって提供される）は、
基板の表面上に形成した犠牲酸化物層の選択的イオン注
入によって行われる。イオン注入した表面上に形成され
たゲート酸化物層は、イオン注入が加えられていない表
面上に形成されたゲート酸化物よりも薄い。
【０００６】一つの半導体装置の設計において、異なる
機能を提供する組み合わせは、異なる厚さのゲート酸化
物層を必要とすることが明らかである。代表的には、プ
ログラム−消去トランジスター等の高い電圧の装置は、
装置を高電圧の絶縁破壊から保護する比較的厚いゲート
酸化物層を必要とする。しかし、装置の速度が重要であ
る場合には、薄い酸化物層が必要とされ、薄い酸化物層
を幅の狭いゲート構造（チャネル長が短い）と組み合わ
せることによって作動速度を高める。酸化物層が薄いこ
と及びゲート構造の幅が狭いという必要条件は、ミクロ
ン又はサブミクロンの装置特性を備えた装置を実施する
場合に重要である。
機能を提供する組み合わせは、異なる厚さのゲート酸化
物層を必要とすることが明らかである。代表的には、プ
ログラム−消去トランジスター等の高い電圧の装置は、
装置を高電圧の絶縁破壊から保護する比較的厚いゲート
酸化物層を必要とする。しかし、装置の速度が重要であ
る場合には、薄い酸化物層が必要とされ、薄い酸化物層
を幅の狭いゲート構造（チャネル長が短い）と組み合わ
せることによって作動速度を高める。酸化物層が薄いこ
と及びゲート構造の幅が狭いという必要条件は、ミクロ
ン又はサブミクロンの装置特性を備えた装置を実施する
場合に重要である。
【０００７】トンネル酸化物層は、フラッシュメモリー
ＥＥＰＲＯＭの浮遊ゲートの下に形成される。ＥＥＰＲ
ＯＭ装置のデータ保持必要条件は、これらのトンネル酸
化物層が少なくとも最小厚さを有することを必要とし、
この必要条件は、ＥＥＰＲＯＭ装置内に含まれる装置
の、他の酸化物層の厚さ必要条件と矛盾する。不揮発性
メモリー装置については、このことにより、３つの異な
る厚さを持つ酸化物層が必要とされる。データ入力・消
去トランジスタは、代表的には、比較的厚いパッド酸化
物層（これは、高いデータ保持を意味する）を必要と
し、周囲の論理機能は、比較的薄い酸化物層（これは高
い作動速度を意味する）を必要とし、トンネル酸化物層
の厚さは、装置の信頼性の必要条件によって決定され
る。
ＥＥＰＲＯＭの浮遊ゲートの下に形成される。ＥＥＰＲ
ＯＭ装置のデータ保持必要条件は、これらのトンネル酸
化物層が少なくとも最小厚さを有することを必要とし、
この必要条件は、ＥＥＰＲＯＭ装置内に含まれる装置
の、他の酸化物層の厚さ必要条件と矛盾する。不揮発性
メモリー装置については、このことにより、３つの異な
る厚さを持つ酸化物層が必要とされる。データ入力・消
去トランジスタは、代表的には、比較的厚いパッド酸化
物層（これは、高いデータ保持を意味する）を必要と
し、周囲の論理機能は、比較的薄い酸化物層（これは高
い作動速度を意味する）を必要とし、トンネル酸化物層
の厚さは、装置の信頼性の必要条件によって決定され
る。
【０００８】異なる厚さの酸化物層を形成する従来技術
の方法は、多数のマスキング工程及び酸化物エッチ工程
を使用する。この方法で形成した第１層、代表的には最
も厚い層を、先ず、基板の表面上で成長させる。この層
をフォトレジスト層でマスクしてエッチングし、これに
よって、マスクされていない酸化物層を基板から除去す
る。フォトレジストマスクを除去した後、第２酸化物層
を、残りの第１酸化物層を含む基板表面上で成長させ
る。このプロセスにより、２つの厚さレベルを持つ酸化
物層が形成される。このプロセスは、２つ以上の厚さレ
ベルが必要とされる用途について、一連の付着工程及び
エッチング工程を使用して繰り返すことができる。しか
しながら、このプロセスには、完全に除去することが困
難なフォトレジストを繰り返し使用しながら多くの一連
の加工工程を行うため、酸化物層の品質が低いという欠
点がある。更に、付着させた酸化物層を部分的にエッチ
ング・バックすることが使用できるが、この方法には同
じ欠点がある。
の方法は、多数のマスキング工程及び酸化物エッチ工程
を使用する。この方法で形成した第１層、代表的には最
も厚い層を、先ず、基板の表面上で成長させる。この層
をフォトレジスト層でマスクしてエッチングし、これに
よって、マスクされていない酸化物層を基板から除去す
る。フォトレジストマスクを除去した後、第２酸化物層
を、残りの第１酸化物層を含む基板表面上で成長させ
る。このプロセスにより、２つの厚さレベルを持つ酸化
物層が形成される。このプロセスは、２つ以上の厚さレ
ベルが必要とされる用途について、一連の付着工程及び
エッチング工程を使用して繰り返すことができる。しか
しながら、このプロセスには、完全に除去することが困
難なフォトレジストを繰り返し使用しながら多くの一連
の加工工程を行うため、酸化物層の品質が低いという欠
点がある。更に、付着させた酸化物層を部分的にエッチ
ング・バックすることが使用できるが、この方法には同
じ欠点がある。
【０００９】米国特許第５，６７２，５２１号（バーサ
ン等）には、Ｉ／Ｉ Ｎ２（Ｎ2イオン注入）、Ｎ- 型
イオンＩ／Ｉ（Ｎ- 型イオン注入）が開示されており、
マスキング／酸化物エッチング・バックを使用して、異
なる領域に３つのゲート酸化物厚さを形成する。これは
本発明に非常に近い。
ン等）には、Ｉ／Ｉ Ｎ２（Ｎ2イオン注入）、Ｎ- 型
イオンＩ／Ｉ（Ｎ- 型イオン注入）が開示されており、
マスキング／酸化物エッチング・バックを使用して、異
なる領域に３つのゲート酸化物厚さを形成する。これは
本発明に非常に近い。
【００１０】米国特許第５，８６６，４４５号（ボーマ
ン）には、ゲート酸化物厚さを阻害するＮ２ Ｉ／Ｉ
（Ｎ2イオン注入）が示されている（第２コラムの第５
７行目乃至第６７行目を参照されたい）。ボーマンに
は、本発明のマスキング／酸化物エッチング・バック工
程は示されていないけれども、これは、他の特許との組
み合わせで明らかであると考えられる。これは、本発明
に近い。
ン）には、ゲート酸化物厚さを阻害するＮ２ Ｉ／Ｉ
（Ｎ2イオン注入）が示されている（第２コラムの第５
７行目乃至第６７行目を参照されたい）。ボーマンに
は、本発明のマスキング／酸化物エッチング・バック工
程は示されていないけれども、これは、他の特許との組
み合わせで明らかであると考えられる。これは、本発明
に近い。
【００１１】米国特許第５，３３０，９２０号（ソレイ
マニ等）には、Ｎ２ Ｉ／Ｉ（Ｎ2イオン注入）を使用
する複ゲート酸化物法が示されている。
マニ等）には、Ｎ２ Ｉ／Ｉ（Ｎ2イオン注入）を使用
する複ゲート酸化物法が示されている。
【００１２】米国特許第５，９１８，１１６号（チッテ
ィペッド）には、異なるゲート酸化物厚さを非晶質化Ｉ
／Ｉ（イオン注入）によって形成するプロセスが示され
ている。
ィペッド）には、異なるゲート酸化物厚さを非晶質化Ｉ
／Ｉ（イオン注入）によって形成するプロセスが示され
ている。
【００１３】米国特許第５，６８，０３５ 号（ファン
等）には、マスキング／酸化物工程による複ゲート酸化
物厚さが開示されている。
等）には、マスキング／酸化物工程による複ゲート酸化
物厚さが開示されている。
【００１４】
【発明が解決しようとする課題】本発明の主な目的は、
厚さが不均一な酸化物層を形成する方法を提供すること
である。
厚さが不均一な酸化物層を形成する方法を提供すること
である。
【００１５】本発明の別の目的は、異なる使用電圧で使
用できるフラッシュメモリーセルを創作することができ
る、酸化物層を形成する方法を提供することである。
用できるフラッシュメモリーセルを創作することができ
る、酸化物層を形成する方法を提供することである。
【００１６】
【課題を解決するための手段】本発明の目的によれば、
３つの異なる厚さを有する酸化物層を形成するための新
たな方法が提供される。第１酸化物層を基板表面上で第
１の厚さまで成長させる。この酸化物層は、部分的に
は、最大厚さを持つ層として役立つ。この層は、更に、
これに続いて行われる窒素注入工程中に遮蔽酸化物とし
て使用される。第１フォトレジスト層を第１酸化物層の
表面上に付着させ、第１フォトレジスト層をパターン化
する（パターンを付ける）ことによって下側の第１酸化
物層の表面を部分的に露呈する。下側の第１酸化物層の
部分的に露呈された表面を通して、下側の基板への窒素
注入を実施する。第１フォトレジスト層からなるフォト
レジストマスクを除去する。第２フォトレジスト層を第
１酸化物層の表面上に付着させ、第２フォトレジスト層
をパターン化することによって下側の第１酸化物層の表
面を部分的に露呈する。第１酸化物層の露呈された表面
は、イオン注入が行われた下側の基板の領域と整合す
る。基板の注入領域の上から第１酸化物層を除去するこ
とによって、イオン注入を含む領域上の基板表面を露呈
する。第２レジストマスクを除去する。第１酸化物層の
厚さが減少するが、基板の露呈された表面（イオン注入
が行われなかった場所）の全体を第３の厚さまで、基板
のイオン注入が行われた表面の全体を第２の厚さまで、
及び第１酸化物層の表面の全体を第２酸化物をブランケ
ット付着することによってその厚さを第１の厚さまで回
復させ、これによってこの酸化物層をその元の第１厚さ
まで回復する。
３つの異なる厚さを有する酸化物層を形成するための新
たな方法が提供される。第１酸化物層を基板表面上で第
１の厚さまで成長させる。この酸化物層は、部分的に
は、最大厚さを持つ層として役立つ。この層は、更に、
これに続いて行われる窒素注入工程中に遮蔽酸化物とし
て使用される。第１フォトレジスト層を第１酸化物層の
表面上に付着させ、第１フォトレジスト層をパターン化
する（パターンを付ける）ことによって下側の第１酸化
物層の表面を部分的に露呈する。下側の第１酸化物層の
部分的に露呈された表面を通して、下側の基板への窒素
注入を実施する。第１フォトレジスト層からなるフォト
レジストマスクを除去する。第２フォトレジスト層を第
１酸化物層の表面上に付着させ、第２フォトレジスト層
をパターン化することによって下側の第１酸化物層の表
面を部分的に露呈する。第１酸化物層の露呈された表面
は、イオン注入が行われた下側の基板の領域と整合す
る。基板の注入領域の上から第１酸化物層を除去するこ
とによって、イオン注入を含む領域上の基板表面を露呈
する。第２レジストマスクを除去する。第１酸化物層の
厚さが減少するが、基板の露呈された表面（イオン注入
が行われなかった場所）の全体を第３の厚さまで、基板
のイオン注入が行われた表面の全体を第２の厚さまで、
及び第１酸化物層の表面の全体を第２酸化物をブランケ
ット付着することによってその厚さを第１の厚さまで回
復させ、これによってこの酸化物層をその元の第１厚さ
まで回復する。
【００１７】
【発明の実施の形態】現在のフラッシュメモリーの設計
にあっては、単一電圧、すなわち２．５Ｖを適用するも
のだけを提供する。フラッシュメモリー装置の新たな拡
張された応用にあっては、この制限をなくし、２つの電
圧、特定的には２．５Ｖ及び３．３Ｖの用途の設計を行
うことを必要とする。２つの電圧用途を提供するため
に、３つの異なる厚さの酸化物層を形成する方法を提供
することが必要とされる。本発明の３つの厚さのゲート
酸化物は、２．５／３．５Ｖフラッシュメモリー装置に
適用するために形成される。本発明のプロセスは、高い
電圧用途で必要な一つの厚い酸化物層（２００オングス
トローム）の他に、２つの薄い酸化物層（４３オングス
トローム及び６５オングストローム）を提供する。フラ
ッシュメモリー用の酸化物層を形成する現在のプロセス
は、本発明では、窒素イオン注入及び一つの追加のレチ
クル／マスキング工程を含むように拡張される。この余
分のマスキング工程は、酸化物層が形成されるべき下側
の表面に窒素注入を実施する領域を特定するために必要
とされる。この注入は、注入が行われた表面上での酸化
物の形成を阻害する。従って、注入が行われた領域に
は、最も薄い酸化物層が被覆される。
にあっては、単一電圧、すなわち２．５Ｖを適用するも
のだけを提供する。フラッシュメモリー装置の新たな拡
張された応用にあっては、この制限をなくし、２つの電
圧、特定的には２．５Ｖ及び３．３Ｖの用途の設計を行
うことを必要とする。２つの電圧用途を提供するため
に、３つの異なる厚さの酸化物層を形成する方法を提供
することが必要とされる。本発明の３つの厚さのゲート
酸化物は、２．５／３．５Ｖフラッシュメモリー装置に
適用するために形成される。本発明のプロセスは、高い
電圧用途で必要な一つの厚い酸化物層（２００オングス
トローム）の他に、２つの薄い酸化物層（４３オングス
トローム及び６５オングストローム）を提供する。フラ
ッシュメモリー用の酸化物層を形成する現在のプロセス
は、本発明では、窒素イオン注入及び一つの追加のレチ
クル／マスキング工程を含むように拡張される。この余
分のマスキング工程は、酸化物層が形成されるべき下側
の表面に窒素注入を実施する領域を特定するために必要
とされる。この注入は、注入が行われた表面上での酸化
物の形成を阻害する。従って、注入が行われた領域に
は、最も薄い酸化物層が被覆される。
【００１８】次に、図１を特定的に参照すると、この図
には、下側の半導体表面１０上に第１の厚さまで付着さ
せた第１酸化物層１２の断面が示してある。
には、下側の半導体表面１０上に第１の厚さまで付着さ
せた第１酸化物層１２の断面が示してある。
【００１９】表面１０は、好ましくは、結晶配向が＜１
００＞の単晶質シリコン基板の表面である。酸化物層１
２は、シリコン表面を浄化した後に裸のシリコン上に付
着させる。酸化物層１２は、代表的には、ＳｉＯ２ で
できており、ウェーハ表面で熱によって成長させること
ができる。この酸化物層の目的は、シリコン基板とその
上にある付着物との間での応力の伝達を緩衝することで
ある。一般的には、パッド酸化物層が厚ければ厚い程、
上にある付着物からシリコンに伝達されるエッジフォー
ス（ｅｄｇｅ ｆｏｒｃｅ）が小さくなる。代表的に
は、ブランケット・パッド酸化物は、約９２０℃の温度
で、約４８０秒の期間、熱酸化法を実施することによっ
て、約１１０オングストロームの厚さに形成できる。本
発明の酸化物層１２の好ましい厚さは、２００オングス
トロームである。前記シリコン基板の表面に乾燥Ｏ２
雰囲気中で酸化する際の温度を約７００℃乃至１１００
℃まで上昇させることによって、酸化時間を約４分間乃
至２５分間に減少できる。
００＞の単晶質シリコン基板の表面である。酸化物層１
２は、シリコン表面を浄化した後に裸のシリコン上に付
着させる。酸化物層１２は、代表的には、ＳｉＯ２ で
できており、ウェーハ表面で熱によって成長させること
ができる。この酸化物層の目的は、シリコン基板とその
上にある付着物との間での応力の伝達を緩衝することで
ある。一般的には、パッド酸化物層が厚ければ厚い程、
上にある付着物からシリコンに伝達されるエッジフォー
ス（ｅｄｇｅ ｆｏｒｃｅ）が小さくなる。代表的に
は、ブランケット・パッド酸化物は、約９２０℃の温度
で、約４８０秒の期間、熱酸化法を実施することによっ
て、約１１０オングストロームの厚さに形成できる。本
発明の酸化物層１２の好ましい厚さは、２００オングス
トロームである。前記シリコン基板の表面に乾燥Ｏ２
雰囲気中で酸化する際の温度を約７００℃乃至１１００
℃まで上昇させることによって、酸化時間を約４分間乃
至２５分間に減少できる。
【００２０】図２は、第１フォトレジスト層１４を付着
させて、パターン化した後の、下側の半導体基板の表面
層１０内へのイオン注入１６の実行中の断面を示す。フ
ォトレジスト層１４は、約１００００オングストローム
の厚さに付着させることができ、イオン注入１６中にこ
のフォトレジスト層が効果的なシールドとして役立つの
に十分厚いことが必要とされる。フォトレジスト層１４
の付着及びパターン化は、従来のフォトレジスト付着法
及び当該技術分野で周知のフォトリソグラフィックマス
キングが使用される。
させて、パターン化した後の、下側の半導体基板の表面
層１０内へのイオン注入１６の実行中の断面を示す。フ
ォトレジスト層１４は、約１００００オングストローム
の厚さに付着させることができ、イオン注入１６中にこ
のフォトレジスト層が効果的なシールドとして役立つの
に十分厚いことが必要とされる。フォトレジスト層１４
の付着及びパターン化は、従来のフォトレジスト付着法
及び当該技術分野で周知のフォトリソグラフィックマス
キングが使用される。
【００２１】イオン注入１６は、下側の層１０のウェル
画成領域全体にイオンを衝突させ、貫入させて行う。本
発明のイオン注入１６において好ましいパラメータは、
約１０ＫｅＶ乃至５０ＫｅＶのエネルギで、１ｃｍ2 当
り約１×１０14個の原子（１０Ｅ１４atoms/cm2）のド
ーズ量で注入するソースとして窒素イオンを使用するこ
とである。
画成領域全体にイオンを衝突させ、貫入させて行う。本
発明のイオン注入１６において好ましいパラメータは、
約１０ＫｅＶ乃至５０ＫｅＶのエネルギで、１ｃｍ2 当
り約１×１０14個の原子（１０Ｅ１４atoms/cm2）のド
ーズ量で注入するソースとして窒素イオンを使用するこ
とである。
【００２２】図３は、イオン注入により下側の層にイオ
ンを貫入し、これによって半導体基板の表面層１０の表
面に窒素イオン濃度が高い領域１８を形成した後の第１
酸化物層１２の断面を示す。この窒素濃度は、上側のフ
ォトレジスト層（図２に参照番号１４で示す）にエッチ
ングによって形成した開口部の幅を有する。層１０の表
面内への窒素イオン貫入深さは、イオン注入１６を行う
のに使用されるエネルギを調節することによって制御で
きる。代表的な貫入深さは、約５０オングストローム乃
至１００オングストロームである。窒素イオン注入の密
度を高めることによって、領域１８に注入される窒素イ
オンの密度を制御できる。これは、下文において明らか
になるように、下側の表面層１０上に形成されるべき酸
化物被覆層の厚さを決定する上で選択されるパラメータ
である。
ンを貫入し、これによって半導体基板の表面層１０の表
面に窒素イオン濃度が高い領域１８を形成した後の第１
酸化物層１２の断面を示す。この窒素濃度は、上側のフ
ォトレジスト層（図２に参照番号１４で示す）にエッチ
ングによって形成した開口部の幅を有する。層１０の表
面内への窒素イオン貫入深さは、イオン注入１６を行う
のに使用されるエネルギを調節することによって制御で
きる。代表的な貫入深さは、約５０オングストローム乃
至１００オングストロームである。窒素イオン注入の密
度を高めることによって、領域１８に注入される窒素イ
オンの密度を制御できる。これは、下文において明らか
になるように、下側の表面層１０上に形成されるべき酸
化物被覆層の厚さを決定する上で選択されるパラメータ
である。
【００２３】図４は、第２フォトレジスト層２０を第１
酸化物層の表面上に付着させ、パターン化した後の断面
を示す。フォトレジスト層２０は、約１００００オング
ストロームの厚さに付着させることができ、これに続い
て行われる下側の第１酸化物層１２のエッチング工程用
のマスクとして役立つ。フォトレジスト層２０の付着及
びパターン化には、従来のフォトレジスト付着法及び当
該技術分野で周知のフォトリソグラフィックマスキング
が使用される。フォトレジスト層２０は、窒素イオン注
入が行われた場所、及びイオン注入領域の直ぐ近くの領
域で表面層１０上から除去されているということに着目
しなければならない。フォトレジスト層２０が除去して
ある表面層１０の表面エリアは、様々な厚さの酸化物を
付着させる表面である。
酸化物層の表面上に付着させ、パターン化した後の断面
を示す。フォトレジスト層２０は、約１００００オング
ストロームの厚さに付着させることができ、これに続い
て行われる下側の第１酸化物層１２のエッチング工程用
のマスクとして役立つ。フォトレジスト層２０の付着及
びパターン化には、従来のフォトレジスト付着法及び当
該技術分野で周知のフォトリソグラフィックマスキング
が使用される。フォトレジスト層２０は、窒素イオン注
入が行われた場所、及びイオン注入領域の直ぐ近くの領
域で表面層１０上から除去されているということに着目
しなければならない。フォトレジスト層２０が除去して
ある表面層１０の表面エリアは、様々な厚さの酸化物を
付着させる表面である。
【００２４】図５は、第１酸化物層１２を下側の表面層
１０から部分的に除去した後の断面を示す。緩衝オキシ
ドエッチング剤（ＢＯＥ）を使用して酸化物層１２を湿
式エッチングできる。ＢＯＥは、フルオロアンモニウム
(fluoroammonium)及びフルオロハイドロゲン(fluorohyd
rogen)の混合溶液（７：１）及び燐酸溶液を含む。除去
を行うため、酸化物層１２を弗化水素（ＨＦ）に浸漬す
ることもできる。
１０から部分的に除去した後の断面を示す。緩衝オキシ
ドエッチング剤（ＢＯＥ）を使用して酸化物層１２を湿
式エッチングできる。ＢＯＥは、フルオロアンモニウム
(fluoroammonium)及びフルオロハイドロゲン(fluorohyd
rogen)の混合溶液（７：１）及び燐酸溶液を含む。除去
を行うため、酸化物層１２を弗化水素（ＨＦ）に浸漬す
ることもできる。
【００２５】下側の表面層１０は、イオン注入が行われ
たエリア１８を含むエリア全体に露呈されているという
ことに着目しなければならない。基板１０の表面領域の
窒素イオンの存在１８により、このエリアの結晶組成が
窒素イオンが注入されなかった表面領域と異なるため、
これに着目することが重要である。
たエリア１８を含むエリア全体に露呈されているという
ことに着目しなければならない。基板１０の表面領域の
窒素イオンの存在１８により、このエリアの結晶組成が
窒素イオンが注入されなかった表面領域と異なるため、
これに着目することが重要である。
【００２６】窒素イオン１８を含む基板１０の結晶組成
は、窒素イオンを含まない基板１０の結晶組成と異な
る。この相違は、本発明のプロセスにとって重要であ
る。これは、この相違が、厚さの異なる酸化物層が成長
するように表面を酸化させることになるからである。
は、窒素イオンを含まない基板１０の結晶組成と異な
る。この相違は、本発明のプロセスにとって重要であ
る。これは、この相違が、厚さの異なる酸化物層が成長
するように表面を酸化させることになるからである。
【００２７】図６は、パターンを付けた第２フォトレジ
スト層が形成するエッチマスク２０を除去した後の断面
を示す。第１層１２の厚さもまた減少してあり、図示の
実施例では、この減少は、２００オングストロームの元
の厚さから２０オングストロームの減少であり、図６に
示す第１酸化物層１２の厚さが１８０オングストローム
にまで減少する。層１２の厚さの減少量は、形成される
べき３つの層の厚さの要求によって決定される。この場
合には、酸化物層の厚さが２００オングストロームであ
ると見積もられ、最終的な酸化物層の他の２つの厚さパ
ラメータの厚さの要求と組み合わせると、第１酸化物層
をこの時点で上述のように２０オングストロームだけ減
少させなければならないという要求が課される。
スト層が形成するエッチマスク２０を除去した後の断面
を示す。第１層１２の厚さもまた減少してあり、図示の
実施例では、この減少は、２００オングストロームの元
の厚さから２０オングストロームの減少であり、図６に
示す第１酸化物層１２の厚さが１８０オングストローム
にまで減少する。層１２の厚さの減少量は、形成される
べき３つの層の厚さの要求によって決定される。この場
合には、酸化物層の厚さが２００オングストロームであ
ると見積もられ、最終的な酸化物層の他の２つの厚さパ
ラメータの厚さの要求と組み合わせると、第１酸化物層
をこの時点で上述のように２０オングストロームだけ減
少させなければならないという要求が課される。
【００２８】図７は、第２酸化物層（図示せず）を成長
させることによって、酸化物層を下側の表面上に３つの
厚さレベルで形成した後の断面を示す。成長させた第２
酸化物層の厚さは約６５オングストロームであり、これ
により、最終的な酸化物層１２に３つの異なる厚さを提
供する。即ち、−層１２の第１厚さ、即ち、その元の２
００オングストロームの値を取り戻した元の酸化物層１
２の厚さ、−層１２の第２厚さ、即ち、成長させた第２
酸化物層の厚さ即ち６５オングストロームである酸化物
領域２６の厚さ、及び−層１２の第３厚さ、即ち、成長
させた第２酸化物層の厚さよりも小さい酸化物領域２４
の厚さを提供する。この厚さの減少の理由は、領域１８
の表面近くに、上文中に説明したように独特の結晶組成
を形成する窒素イオン濃度１８の存在にある。これによ
り、領域１８上で成長した酸化物の厚さが、基板１８の
表面と隣接した領域と比較して異なる。
させることによって、酸化物層を下側の表面上に３つの
厚さレベルで形成した後の断面を示す。成長させた第２
酸化物層の厚さは約６５オングストロームであり、これ
により、最終的な酸化物層１２に３つの異なる厚さを提
供する。即ち、−層１２の第１厚さ、即ち、その元の２
００オングストロームの値を取り戻した元の酸化物層１
２の厚さ、−層１２の第２厚さ、即ち、成長させた第２
酸化物層の厚さ即ち６５オングストロームである酸化物
領域２６の厚さ、及び−層１２の第３厚さ、即ち、成長
させた第２酸化物層の厚さよりも小さい酸化物領域２４
の厚さを提供する。この厚さの減少の理由は、領域１８
の表面近くに、上文中に説明したように独特の結晶組成
を形成する窒素イオン濃度１８の存在にある。これによ
り、領域１８上で成長した酸化物の厚さが、基板１８の
表面と隣接した領域と比較して異なる。
【００２９】本発明のプロセスは、図１乃至図７に示す
実施例から広範囲に拡げるのに役立つということは明ら
かである。例えば、注入に窒素以外の材料を使用するこ
とによって、及び注入プロセスのドーズ量及びエネルギ
を変化させることによって、成長した酸化物層の厚さを
大幅に変化させることができる。
実施例から広範囲に拡げるのに役立つということは明ら
かである。例えば、注入に窒素以外の材料を使用するこ
とによって、及び注入プロセスのドーズ量及びエネルギ
を変化させることによって、成長した酸化物層の厚さを
大幅に変化させることができる。
【００３０】本発明をその特定的な例示の実施例を参照
して説明し且つ例示したが、これは、本発明をこれらの
例示の実施例に限定しようとするものではない。本発明
の精神から逸脱することなく、変形及び変更を行うこと
ができるということは当業者には理解されよう。従っ
て、本発明は、添付の特許請求の範囲及びその等価物の
範疇に入る全てのこのような変形及び変更を含もうとす
るものである。
して説明し且つ例示したが、これは、本発明をこれらの
例示の実施例に限定しようとするものではない。本発明
の精神から逸脱することなく、変形及び変更を行うこと
ができるということは当業者には理解されよう。従っ
て、本発明は、添付の特許請求の範囲及びその等価物の
範疇に入る全てのこのような変形及び変更を含もうとす
るものである。
【図１】下側の半導体表面上に第１の厚さまで付着させ
た第１酸化物層の断面図である。
た第１酸化物層の断面図である。
【図２】第１フォトレジスト層を付着させて、これをパ
ターン化し、下側の層内へのイオン注入を行っていると
きの断面図である。
ターン化し、下側の層内へのイオン注入を行っていると
きの断面図である。
【図３】イオン注入が下側の層に貫入した後の第１酸化
物層の断面図である。
物層の断面図である。
【図４】第１酸化物層の表面上に第２フォトレジスト層
を付着させて、これをパターン化した後の断面図であ
る。
を付着させて、これをパターン化した後の断面図であ
る。
【図５】本発明の概略第１酸化物層を下側の表面の表面
から部分的に除去した後の断面図である。
から部分的に除去した後の断面図である。
【図６】パターンを付けた第２フォトレジスト層が形成
するエッチマスクを除去した後の断面図である。
するエッチマスクを除去した後の断面図である。
【図７】第２酸化物層をブランケット付着させることに
よって、酸化物層を下側の表面上に３つの厚さレベルで
形成した後の断面図である。
よって、酸化物層を下側の表面上に３つの厚さレベルで
形成した後の断面図である。
１０ 半導体基板表面 １２ 第１酸化物層 １４ 第１フォトレジスト層 １６ イオン注入 １８ 窒素イオン濃度が高い領域 ２０ 第２フォトレジスト層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/088 Ｈ０１Ｌ 29/78 ３７１ ５Ｆ１０１ 21/8247 29/788 29/792 (72)発明者 イン・ジン シンガポール国 680427 チョア・チュ ー・カン・アベニュー ４，ナンバー 04 −192，ビーエルケイ 427 (72)発明者 ユン−タオ・リン シンガポール国 738292 パインウッド・ グローヴ 38 Ｆターム(参考） 5F001 AG02 AG12 AG22 AG30 5F045 AA20 AB32 AD13 AF03 BB02 BB16 HA05 5F048 AB01 BA01 BB16 DA18 5F058 BA06 BC02 BE07 BF55 BF62 BF63 BJ01 BJ10 5F083 EP45 GA09 GA11 PR14 PR33 PR36 5F101 BH03 BH04 BH09 BH16
Claims (11)
- 【請求項１】 半導体装置の製造でゲート酸化物の厚さ
を制御する方法において、 半導体基板を提供する工程と、 前記半導体基板の表面上に犠牲酸化物層を形成する工程
と、 前記犠牲酸化物層の表面上に第１層を付着する工程と、 前記第１層をパターン化してエッチングすることによっ
て、前記犠牲酸化物層の表面まで延びる開口部を前記第
１層に形成する工程と、 前記半導体基板の表面にイオン注入を行い、これによっ
て前記イオン注入領域を前記第１層の前記開口部と整合
させる工程と、 前記第１層を前記犠牲酸化物層の表面から除去する工程
と、 前記犠牲酸化物層の表面上に第２層を付着する工程と、 前記第２層をパターン化してエッチングすることによっ
て、前記イオン注入領域と重なる前記犠牲酸化物層の領
域を含み且つこの領域を越えて拡がる、開口部を、前記
第２層に形成する工程と、 前記第２層の前記開口部に従って前記半導体基板の前記
表面から前記犠牲酸化物を除去することによって、パタ
ーン化した犠牲酸化物層を形成し、これによって前記開
口部下の前記基板表面を更に露呈する工程と、 前記第２層を前記犠牲酸化物層の表面から除去すること
により、前記パターン化した犠牲酸化物層の表面を露呈
する工程と、 前記パターンをなした犠牲酸化物層の厚さを計測可能な
量で減少する工程と、 第２酸化物層を前記パターン化した犠牲酸化物層上でブ
ランケット成長させることにより、前記基板の前記露呈
された表面を含む、工程とを具備する方法。 - 【請求項２】 前記半導体はシリコンである、請求項１
に記載の方法。 - 【請求項３】 前記第１層を付着する前記工程は、フォ
トレジスト層、パシベーション層、誘電層又は絶縁層を
約１００００オングストロームの厚さ、又は前記第１層
によって覆われた基板表面内への特定のイオンの注入を
停止する任意の厚さまで付着する工程である、請求項１
に記載の方法。 - 【請求項４】 前記第２層を付着する前記工程は、フォ
トレジスト層、パシベーション層、誘電層又は絶縁層を
付着する工程である、請求項１に記載の方法。 - 【請求項５】 前記半導体基板の表面内にイオン注入を
する前記工程は、約１０ＫｅＶ乃至５０ＫｅＶのエネル
ギで、窒素イオンを１ｃｍ2 当り約１０12個乃至１０16
個のドーズ量注入する工程である、請求項１に記載の方
法。 - 【請求項６】 前記犠牲酸化物層を約７００℃乃至１２
００℃の温度で約１分間乃至９０分間の期間アニールす
る、追加の工程を含み、この追加の工程は、前記犠牲酸
化物層を形成する前記工程の後に実施される、請求項１
に記載の方法。 - 【請求項７】 約７００℃乃至１１００℃の乾燥Ｏ２
雰囲気内で、前記シリコン基板の表面を、約４分間乃至
２５分間の期間酸化することにより、前記ゲート酸化物
層を熱形成する、請求項１に記載の方法。 - 【請求項８】 半導体装置の製造においてゲート酸化物
の厚さを制御する方法において、 シリコン半導体基板を提供する工程と、 前記半導体基板の表面上に犠牲酸化物層を形成する工程
と、 前記犠牲酸化物層の表面上に、第１層を、約１００００
オングストロームの厚さ、又は該第１層によって覆われ
た基板表面内への特定のイオンの注入を停止する任意の
厚さまで付着する工程と、 前記第１層をパターン化することによって、前記犠牲酸
化物層の表面まで延びる開口部を前記第１層に形成する
工程と、 前記半導体基板の表面に窒素イオンを１ｃｍ2 当り約１
０12個乃至１０16個のドーズ量及び約１０ＫｅＶ乃至５
０ＫｅＶのエネルギで注入し、これによって前記イオン
注入領域を前記第１層の前記開口部と整合させる工程
と、 前記第１層を前記犠牲酸化物層の表面から除去する工程
と、 前記犠牲酸化物層の表面上に第２層を付着する工程と、 前記第２層をパターン化することによって、前記第２層
を、前記イオン注入領域と重なる前記犠牲酸化物の領域
を含み且つこの領域を越えて延びる計測可能な領域全体
に、前記犠牲酸化物の表面から除去しする工程と、 前記第２層を除去したことによりパターンをなした犠牲
酸化物層を形成した前記計測可能なエリアに従って、前
記犠牲酸化物を、前記半導体基板の表面から除去し、こ
れによって前記犠牲酸化物の前記計測可能な領域の下の
前記基板表面を更に露呈する工程と、 前記第２層を除去することにより、前記パターン化した
犠牲酸化物層の表面を露呈する工程と、 前記パターン化した犠牲酸化物層の厚さを計測可能な量
だけ減少する工程と、 第２酸化物層を、前記パターン化した犠牲酸化物層上に
おいて、約６５オングストロームの厚さまで成長させ、
これによって前記基板の前記露呈された表面を含む工程
と、を具備する方法。 - 【請求項９】 前記犠牲酸化物層を約７００℃乃至１２
００℃の温度で約１分間乃至９０分間の期間アニールす
る追加の工程を含み、この追加の工程は、前記犠牲酸化
物層を形成する前記工程の後に実施される、請求項１０
に記載の方法。 - 【請求項１０】 前記第１層を付着する前記工程は、フ
ォトレジスト層、パシベーション層、誘電層又は絶縁層
を約１００００オングストロームの厚さまで、又は前記
第１層によって覆われた基板表面内への特定のイオンの
注入を停止する任意の厚さまで付着する工程である、請
求項８に記載の方法。 - 【請求項１１】 前記第２層を付着する前記工程は、フ
ォトレジスト層又はパシベーション層又は誘電層又は絶
縁層を付着する工程である、請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/443,421 US6147008A (en) | 1999-11-19 | 1999-11-19 | Creation of multiple gate oxide with high thickness ratio in flash memory process |
| US09/443421 | 1999-11-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001156276A true JP2001156276A (ja) | 2001-06-08 |
Family
ID=23760746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000126023A Withdrawn JP2001156276A (ja) | 1999-11-19 | 2000-04-26 | 厚さの異なるゲート酸化物層を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6147008A (ja) |
| JP (1) | JP2001156276A (ja) |
| SG (1) | SG111005A1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5882993A (en) * | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
| US6225163B1 (en) * | 2000-02-18 | 2001-05-01 | National Semiconductor Corporation | Process for forming high quality gate silicon dioxide layers of multiple thicknesses |
| KR100367740B1 (ko) * | 2000-08-16 | 2003-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 산화막 제조방법 |
| US6417082B1 (en) * | 2000-08-30 | 2002-07-09 | Advanced Micro Devices, Inc. | Semiconductor structure |
| US6261972B1 (en) * | 2000-11-06 | 2001-07-17 | Infineon Technologies Ag | Dual gate oxide process for uniform oxide thickness |
| US6465323B1 (en) | 2001-07-03 | 2002-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming semiconductor integrated circuit microelectronic fabrication having multiple gate dielectric layers with multiple thicknesses |
| US6764959B2 (en) | 2001-08-02 | 2004-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd | Thermal compensation method for forming semiconductor integrated circuit microelectronic fabrication |
| US6835622B2 (en) | 2002-06-04 | 2004-12-28 | Taiwan Semiconductor Manufacturing Co., Ltd | Gate electrode doping method for forming semiconductor integrated circuit microelectronic fabrication with varying effective gate dielectric layer thicknesses |
| US6670248B1 (en) | 2002-08-07 | 2003-12-30 | Chartered Semiconductor Manufacturing Ltd. | Triple gate oxide process with high-k gate dielectric |
| US6846714B1 (en) | 2002-10-03 | 2005-01-25 | Lattice Semiconductor Corporation | Voltage limited EEPROM device and process for fabricating the device |
| KR100891248B1 (ko) | 2002-12-27 | 2009-04-01 | 주식회사 하이닉스반도체 | 삼중 게이트 산화막 형성 방법 |
| KR100496888B1 (ko) * | 2003-03-06 | 2005-06-23 | 삼성전자주식회사 | 삼중 게이트 절연막을 갖는 반도체 소자 및 그 제조방법 |
| KR100470942B1 (ko) * | 2003-06-27 | 2005-03-14 | 주식회사 하이닉스반도체 | 반도체 소자의 터널산화막 형성 방법 |
| US7015101B2 (en) | 2003-10-09 | 2006-03-21 | Chartered Semiconductor Manufacturing Ltd. | Multi-level gate SONOS flash memory device with high voltage oxide and method for the fabrication thereof |
| US7141480B2 (en) * | 2004-03-26 | 2006-11-28 | Texas Instruments Incorporated | Tri-gate low power device and method for manufacturing the same |
| US7410874B2 (en) * | 2006-07-05 | 2008-08-12 | Chartered Semiconductor Manufacturing, Ltd. | Method of integrating triple gate oxide thickness |
| US7932152B2 (en) * | 2008-02-05 | 2011-04-26 | Chartered Semiconductor Manufacturing, Ltd. | Method of forming a gate stack structure |
| US8008143B2 (en) * | 2009-12-30 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to form a semiconductor device having gate dielectric layers of varying thicknesses |
| CN104979390B (zh) | 2014-04-04 | 2020-07-07 | 联华电子股份有限公司 | 高压金属氧化物半导体晶体管及其制造方法 |
| CN105097917A (zh) * | 2014-05-05 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其制作方法 |
| CN106328507B (zh) | 2015-06-17 | 2020-09-15 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN104952734B (zh) * | 2015-07-16 | 2020-01-24 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构及其制造方法 |
| US10062573B1 (en) | 2017-06-14 | 2018-08-28 | Cypress Semiconductor Corporation | Embedded SONOS with triple gate oxide and manufacturing method of the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316981A (en) * | 1992-10-09 | 1994-05-31 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide using a sacrificial oxide anneal |
| US5362685A (en) * | 1992-10-29 | 1994-11-08 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide in integrated circuit devices |
| EP0610643B1 (en) * | 1993-02-11 | 1997-09-10 | STMicroelectronics S.r.l. | EEPROM cell and peripheral MOS transistor |
| US5330920A (en) * | 1993-06-15 | 1994-07-19 | Digital Equipment Corporation | Method of controlling gate oxide thickness in the fabrication of semiconductor devices |
| US5480828A (en) * | 1994-09-30 | 1996-01-02 | Taiwan Semiconductor Manufacturing Corp. Ltd. | Differential gate oxide process by depressing or enhancing oxidation rate for mixed 3/5 V CMOS process |
| TW344897B (en) * | 1994-11-30 | 1998-11-11 | At&T Tcorporation | A process for forming gate oxides possessing different thicknesses on a semiconductor substrate |
| US5502009A (en) * | 1995-02-16 | 1996-03-26 | United Microelectronics Corp. | Method for fabricating gate oxide layers of different thicknesses |
| US5672521A (en) * | 1995-11-21 | 1997-09-30 | Advanced Micro Devices, Inc. | Method of forming multiple gate oxide thicknesses on a wafer substrate |
| US5937310A (en) * | 1996-04-29 | 1999-08-10 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| US5668035A (en) * | 1996-06-10 | 1997-09-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for fabricating a dual-gate dielectric module for memory with embedded logic technology |
| US5866445A (en) * | 1997-07-11 | 1999-02-02 | Texas Instruments Incorporated | High density CMOS circuit with split gate oxide |
| AU750612B2 (en) * | 1997-10-22 | 2002-07-25 | Texas Instruments Incorporated | Integrated circuit having both low voltage and high voltage mos transistors and method of making |
-
1999
- 1999-11-19 US US09/443,421 patent/US6147008A/en not_active Expired - Fee Related
-
2000
- 2000-04-26 JP JP2000126023A patent/JP2001156276A/ja not_active Withdrawn
- 2000-06-16 SG SG200003414A patent/SG111005A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US6147008A (en) | 2000-11-14 |
| SG111005A1 (en) | 2005-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001156276A (ja) | 厚さの異なるゲート酸化物層を形成する方法 | |
| US6818496B2 (en) | Silicon on insulator DRAM process utilizing both fully and partially depleted devices | |
| US8008153B2 (en) | Methods of fabricating nonvolatile memory devices having gate structures doped by nitrogen | |
| US6399448B1 (en) | Method for forming dual gate oxide | |
| JPS59186375A (ja) | ジユアル電子注入構造体の形成方法 | |
| JP2003163289A (ja) | 半導体メモリの製造方法、及び該半導体メモリを含む半導体装置の製造方法 | |
| US6110779A (en) | Method and structure of etching a memory cell polysilicon gate layer using resist mask and etched silicon oxynitride | |
| JPH05251710A (ja) | Ｍｏｓ型半導体記憶装置 | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| US6472327B2 (en) | Method and system for etching tunnel oxide to reduce undercutting during memory array fabrication | |
| KR100267010B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0897302A (ja) | 半導体記憶装置の製造方法 | |
| KR100213981B1 (ko) | 마스크 롬의 제조방법 | |
| US6630405B1 (en) | Method of gate patterning for sub-0.1 μm technology | |
| US6118160A (en) | Structure of a mask ROM device on a semiconductor substrate having a cell area for coding | |
| JP3613312B2 (ja) | 半導体装置の製造方法 | |
| JPH0774274A (ja) | 半導体装置の製造方法 | |
| JPH06120453A (ja) | 半導体装置の製造方法 | |
| US6376306B1 (en) | Method for forming non volatile memory structures on a semiconductor substrate | |
| JP3171735B2 (ja) | 半導体装置の製造方法 | |
| JP3499682B2 (ja) | 半導体装置の製造方法 | |
| JPH0521805A (ja) | 半導体装置の製造方法 | |
| JP3371169B2 (ja) | 半導体装置の製造方法 | |
| KR19990060867A (ko) | 스텍 게이트 형성 방법 | |
| KR100253344B1 (ko) | 반도체 메모리의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080716 |