JP3613312B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3613312B2 JP3613312B2 JP21166397A JP21166397A JP3613312B2 JP 3613312 B2 JP3613312 B2 JP 3613312B2 JP 21166397 A JP21166397 A JP 21166397A JP 21166397 A JP21166397 A JP 21166397A JP 3613312 B2 JP3613312 B2 JP 3613312B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- gate
- forming
- high concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 52
- 238000002955 isolation Methods 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 description 28
- 238000005520 cutting process Methods 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000001459 lithography Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、微細化と製造工程数の低減を同時に達成することができる半導体装置の製造方法に関する。
【０００２】
メモリに於いて、性能向上と高集積化の為、セル・サイズの微細化は重要な課題であり、また、製造歩留りやスルー・プットを向上する為、製造工程数の低減も又重要な課題であって、その追求について、現在は勿論のこと、将来に亙っても弛むことなく続けられる筈であり、本発明では、その一改善手段について開示しようとする。
【０００３】
【従来の技術】
一般に、書き込みをチャネル・ホット・エレクトロンで行い、又、消去をゲートからソースへのＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネリングで行なうフラッシュ・メモリが知られている。
【０００４】
このソース消去法を用いるフラッシュ・メモリでは、一括消去するビットの各ソースを不純物拡散層などで接続してソース・ラインを形成する必要があり、そのソース・ラインは、素子分離膜の成長時に形成する方法、及び、ゲート形成後に素子分離膜をエッチングして形成する方法があり、それぞれの方法に於ける利点及び不利点を列挙すると次の通りである。
【０００５】
▲１▼ 素子分離膜成長時の形成する手段について
利点
素子分離膜のエッチング工程が不要になり、工程数が減少する。
不利点
ゲート形成用レチクルと素子分離膜を形成する際の耐酸化膜であるシリコン窒化膜のエッチング用レチクルの位置合わせが難しく、メモリ・セル寸法が大きくなる。
バーズ・ビークに起因するソース消去領域のばらつきが大きくなり、消去分布が劣化する。
【０００６】
▲２▼ ゲート形成後に素子分離膜をエッチングして形成する手段について
利点
ゲート形成用レチクルと素子分離膜を形成する際の耐酸化膜であるシリコン窒化膜のエッチング用レチクルの位置合わせが容易で、メモリ・セル寸法を小さくできる。
バーズ・ビークに起因するソース消去領域のばらつきが小さく、消去分布が向上する。
不利点
素子分離膜のエッチング工程が必要であり、工程数が増加する。
素子分離膜のエッチング時に於けるプラズマ・ダメージを受けて消去特性が劣化する。
【０００７】
また、ソース消去法に於いては、消去時にソースから基板に流れるバンド間トンネル電流を低減させる必要があり、その理由は、消去時のトンネル酸化膜中へのホール注入を低減させ、消去特性、信頼性（例えばサイクリング特性、データ・リテンション特性など）を向上させる為である。
【０００８】
前記したような問題の対策としては、ソース領域を二重拡散構造で形成する手段が知られている。但し、ドレイン領域は、チャネル・ホット・エレクトロンに依る書き込み特性を向上させる為、高濃度不純物領域のみに依って構成されている。従って、ソース領域に於ける低濃度ソース領域を形成する際には、ドレイン領域形成予定部分をレジスト膜などで覆っておく必要がある。
【０００９】
図６乃至図１４は従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図であって、何れの図に於いても、（Ａ）が要部切断平面図、そして、（Ｂ）乃至（Ｄ）が要部切断側面図であり、（Ｂ）は（Ａ）に於ける線Ｘ−Ｘに沿う要部切断側面、（Ｃ）は（Ａ）に於ける線Ｙ１−Ｙ１に沿う要部切断側面、（Ｄ）は（Ａ）に於ける線Ｙ２−Ｙ２に沿う要部切断側面である。以下、これ等の図を参照しつつ説明する。尚、ここで説明するフラッシュ・メモリはソース消去のＮＯＲ型を対象としている。
【００１０】
図６参照
６−（１）
熱酸化法を適用することに依り、シリコン基板１上に厚さ約２５〔ｎｍ〕程度のシリコン酸化膜であるパッド酸化膜２を形成する。
【００１１】
６−（２）
ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、厚さ約１７０〔ｎｍ〕程度のシリコン窒化膜である耐酸化マスク膜３を形成する。
【００１２】
６−（３）
リソグラフィ技術に於けるレジスト・プロセス、及び、ドライ・エッチング法を適用することに依り、耐酸化マスク膜３のエッチングを行なって、素子分離膜形成予定部分がスペースとなるようにライン・アンド・スペース・パターンを形成する。
【００１３】
６−（４）
耐酸化マスク膜３を利用する選択的熱酸化法を適用することに依り、厚さ約４００〔ｎｍ〕程度のシリコン酸化膜である素子分離膜４を形成する。
【００１４】
図７参照
７−（１）
選択的熱酸化を行なった際に用いたシリコン窒化膜である耐酸化マスク膜３を除去する。
【００１５】
７−（２）
前処理としてパッド酸化膜２を除去してから、熱酸化法を適用することに依り、厚さ約１０〔ｎｍ〕程度のシリコン酸化膜であるトンネル酸化膜５を形成する。
【００１６】
７−（３）
ＣＶＤ法を適用することに依り、厚さ約１５０〔ｎｍ〕程度の第一層目多結晶シリコン膜を形成する。
【００１７】
７−（４）
リソグラフィ技術に於けるレジスト・プロセス、及び、ドライ・エッチング法を適用することに依り、第一層目多結晶シリコン膜を素子分離膜４と平行になるようにパターニングしてフローティング・ゲート６を形成する。
【００１８】
図８参照
８−（１）
ＣＶＤ法を適用することに依り、ＯＮＯ、即ち、ボトム酸化膜（厚さ例えば７０〔ｎｍ〕）、シリコン窒化膜（厚さ例えば１２〔ｎｍ〕）、トップ酸化膜（厚さ例えば３〔ｎｍ〕）で構成された層間絶縁膜７を形成する。
【００１９】
８−（２）
ＣＶＤ法を適用することに依り、厚さ約３５０〔ｎｍ〕の程度の第二層目多結晶シリコン膜を形成する。
【００２０】
８−（３）
リソグラフィ技術に於けるレジスト・プロセス、及び、ドライ・エッチング法を適用することに依り、第二層目多結晶シリコン膜を素子分離膜４に直交するようにパターニングしてコントロール・ゲート８を形成する。
【００２１】
図９参照
９−（１）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ドレイン領域形成予定部分を覆い、コントロール・ゲート８と平行なパターンのレジスト膜９を形成する。
【００２２】
図１０参照
１０−（１）
イオン注入法を適用することに依り、イオン加速エネルギを例えば６０〔ｋｅＶ〕、ドーズ量を例えば１〜５×１０１４〔ｃｍ−２〕として燐（Ｐ）イオンの打ち込みを行なって低濃度ソース領域１０Ａを形成する。
【００２３】
これは、ソース消去時にソース領域から基板へ流れるバンド間トンネル電流を低減させ、トンネル酸化膜５中へのホール注入を抑止して、消去特性、信頼性を向上させる為の二重拡散領域を形成するプロセスの一環である。
【００２４】
尚、ドレイン領域は、書き込み特性向上の為、高濃度の領域のみで構成するので、低濃度のイオン注入時には、レジスト膜９で覆うようにする。
【００２５】
図１１参照
１１−（１）
ドレイン領域形成予定部分を覆っていたレジスト膜９を除去し、イオン注入法を適用することに依り、イオン加速エネルギを例えば６０〔ｋｅＶ〕、ドーズ量を例えば１〜８×１０１５〔ｃｍ−２〕として砒素（Ａｓ）イオンの打ち込みを行なって高濃度ソース領域１０Ｂ及び高濃度ドレイン領域１１を形成する。
尚、便宜上、低濃度ソース領域１０Ａと高濃度ソース領域１０Ｂとでソース領域１０とする。
【００２６】
１１−（２）
温度を９００〔℃〕程度とする熱処理を行なって注入不純物を熱拡散し、高濃度ソース領域１０Ｂとゲートとのオーバラップ領域を確保する。
【００２７】
ソース消去法では、ゲート・ソースのオーバラップ領域に於いて消去を行なう為、オーバラップ領域の生成は必須であり、従って、低濃度不純物領域の形成は云うまでもなく、高濃度不純物領域の形成もサイド・ウォールの形成前に行なうことが必要である。尚、このオーバラップ領域は消去領域と呼ばれる。
【００２８】
１１−（３）
通常の技法、例えばＣＶＤ法に依る絶縁膜の形成、ドライ・エッチング法に依る異方性エッチングを行なって、周辺回路のトランジスタをＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）構造にする為、ゲートなどの側面にサイド・ウォール１２を形成する。尚、この場合、メモリに於けるトランジスタのゲートにもサイド・ウォール１２が形成される。因みに、周辺回路のトランジスタに於ける低濃度不純物領域の形成はメモリとは別個に行なっていて、その際は、メモリの部分はレジストで覆うことは云うまでもない。
【００２９】
図１２参照
１２−（１）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、図９について説明した工程で用いたマスクと同じマスクを用い、ドレイン領域１１を覆うレジスト膜１３を形成する。
【００３０】
図１３参照
１３−（１）
各ソース領域１０が並ぶライン上にある素子分離膜４をエッチングして分断する。
【００３１】
ゲート側面にサイド・ウォール１２を形成した後に素子分離膜４の分断を行なう理由は、消去領域、即ち、ソース領域１０のゲート側エッジであるオーバラップ領域をサイド・ウォール１２で覆い、エッチング時のプラズマ・ダメージを低減させ、消去特性の劣化を防ぐ為である。尚、図１３の（Ｃ）と（Ｄ）には、素子分離膜４を分断した後に残ったサイド・ウォールを記号１２Ａで指示してある。
【００３２】
図１４参照
１４−（１）
レジスト膜１３を残したまま、イオン注入法を適用することに依り、イオン加速エネルギを例えば６０〔ｋｅＶ〕、ドーズ量を例えば５×１０１５〔ｃｍ−２〕として砒素（Ａｓ）イオンの打ち込みを行なってソース接続領域１４を形成する。尚、ソース領域１０とソース接続領域１４とでソース・ラインを構成している。
【００３３】
前記説明した従来の手段に於いては、同じパターンである低濃度ソース領域形成用マスクと素子分離膜エッチング・マスクを二回に亙って形成しているので、製造工程数の増加、従って、コスト・アップに結び付いていることは云うまでもない。
【００３４】
この場合、製造工程数を低減するには、前記二回に亙る工程を同じマスクを用いて同時に行なうと良いが、サイド・ウォール形成前に両工程を実施した場合、素子分離膜のエッチング時にソース領域のゲート側エッジがプラズマ・ダメージを受けて消去性能が低下する。
【００３５】
また、サイド・ウォール形成後に両工程を実施した場合、ゲート・ソースのオーバラップ幅を確保する為、多大の熱処理を必要とし、微細化を妨げることになる。
【００３６】
【発明が解決しようとする課題】
簡単な手段をとることに依って、サイド・ウォール形成後に同じマスクを用いて低濃度ソース領域の形成と素子分離膜エッチングを行なっても、少ない熱処理でオーバラップ幅を確保することができるようにする。
【００３７】
【課題を解決するための手段】
本発明では、サイド・ウォール形成後に同じマスクを用いて低濃度ソース領域の形成と素子分離膜エッチングを行ない、低濃度ソース領域を形成する際、不純物イオンをゲート側壁に対して角度をつけて打ち込み、サイド・ウォール下まで不純物が入り込むようにして、少ない熱処理で所要のオーバラップ幅を確保できるようにすることが基本になっている。
【００３８】
前記したところから、本発明に依る半導体装置の製造方法に於いては、
（１）
素子分離膜（例えば素子分離膜４）及びゲート絶縁膜（例えばトンネル酸化膜５）が形成された基板（例えばシリコン基板１）に於ける前記ゲート絶縁膜上にゲート（例えばフローティング・ゲート６、層間絶縁膜７、コントロール・ゲート８など）を形成する工程と、前記ゲート側面にサイド・ウォール（例えばサイド・ウォール１２及び１２Ａ）を形成してからドレイン領域形成予定部分をレジスト膜（例えばレジスト膜９）で覆う工程と、前記レジスト膜をマスクとしてソース・ライン形成予定部分に表出されている前記素子分離膜をエッチングする工程と、前記レジスト膜を残したまま前記サイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度（例えばゲートに対して垂直から４°以上の角度）で打ち込んで低濃度ソース領域（例えば低濃度ソース領域１０Ａ）を形成する工程と、前記レジスト膜を除去してから前記サイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで高濃度ソース領域（例えば高濃度ソース領域１０Ｂ）及び高濃度ドレイン領域（例えば高濃度ドレイン領域１１）及び高濃度ソース接続領域（例えば高濃度ソース接続領域１４）を形成する工程とが含まれてなることを特徴とするか、又は、
【００３９】
（２）
素子分離膜及びゲート絶縁膜が形成された基板に於ける前記ゲート絶縁膜上にゲートを形成する工程と、不純物イオンの打ち込みを行って高濃度ソース領域及び高濃度ドレイン領域及び高濃度ソース接続領域である高濃度不純物拡散領域を形成する工程と、前記ゲート側面にサイド・ウォールを形成してからドレイン領域形成予定部分をレジスト膜で覆う工程と、前記レジスト膜をマスクとしてソース・ライン形成予定部分に表出されている前記素子分離膜をエッチングする工程と、前記レジスト膜を残したまま前記サイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで低濃度ソース領域を形成する工程とが含まれてなることを特徴とする。
【００４０】
前記手段を採ることに依り、低濃度ソース領域形成用マスクと素子分離膜エッチング用マスクを兼用することが可能となるので、製造工程数は減少し、その結果、コスト・ダウンが実現され、また、サイド・ウォール形成後に高濃度ソース領域など高濃度不純物領域を形成する際、不純物イオンをゲート側壁に対して角度をもたせて打ち込むことに依って、多大な熱処理を行なうことなく、オーバラップ領域、即ち、消去領域の幅を充分に確保することができ、しかも、ソース・ライン領域形成の不純物イオン注入工程を別設する必要もなくなる。
【００４１】
【発明の実施の形態】
図１乃至図５は本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図であって、何れの図に於いても、（Ａ）が要部切断平面図、また、（Ｂ）乃至（Ｄ）が要部切断側面図であり、（Ｂ）は（Ａ）に於ける線Ｘ−Ｘに沿う要部切断側面、（Ｃ）は（Ａ）に於ける線Ｙ１−Ｙ１に沿う要部切断側面、（Ｄ）は（Ａ）に於ける線Ｙ２−Ｙ２に沿う要部切断側面である。以下、これ等の図を参照しつつ説明する。尚、ここでも、半導体装置はソース消去のＮＯＲ型フラッシュ・メモリであって、図６乃至図１４に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００４２】
本発明に於いても、図６に見られるシリコン基板１の状態から図８に見られるコントロール・ゲート８を形成するまでは、従来の技術と変わりないので、その説明を省略し、次の段階から説明することにする。
【００４３】
図１参照
１−（１）
ＣＶＤ法を適用することに依って、厚さが例えば３００〔ｎｍ〕であるＳｉＯ２ からなる絶縁膜を形成する。
【００４４】
１−（２）
エッチング・ガスをＣＦ４ ／ＣＨＦ３ とするドライ・エッチング法を適用することに依り、工程１−（１）で形成した絶縁膜の異方性エッチングを行なってサイド・ウォール１２を形成する。
【００４５】
この場合、サイド・ウォール１２は、周辺回路のトランジスタに於けるゲートの側面にも形成され、そのサイド・ウォール１２は、ソース領域及びドレイン領域の特にドレイン領域をＬＤＤ構造にする為に利用される。
【００４６】
図２参照
２−（１）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ドレイン領域形成予定部分を覆い、コントロール・ゲート８と平行に延在するパターンのレジスト膜１３を形成する。
【００４７】
図３参照
３−（１）
ソース領域形成予定部分上及びソース・ライン領域形成予定部分上に在る素子分離膜４の部分をエッチングして分断する。
【００４８】
ソース領域形成予定部分及びソース・ライン領域形成予定部分に面するゲートの側面及び素子分離膜４の側面には、サイド・ウォール１２が除去されて小さくなった残りやサイド・ウォール１２の影響を受継いだサイド・ウォールが生成されるので、これをサイド・ウォール１２Ａとして指示してある。
【００４９】
図４参照
４−（１）
レジスト膜１３を残したままの状態に於いて、イオン注入法を適用して、イオン加速エネルギを例えば６０〔ｋｅＶ〕、ドーズ量を例えば１〜５×１０１４〔ｃｍ−２〕とし、注入角度をゲートに垂直な方向に対して例えば３０°の角度をなす斜め方向から燐（Ｐ）イオンの打ち込みを行ない、低濃度ソース領域１０Ａを形成する。尚、通常のサイド・ウォールをもつ半導体装置の場合、斜め方向の角度は４°以上にしないと効果がないことが多い。
【００５０】
前記した通り、イオンはゲート側面に対して角度をもって注入されるので、
サイド・ウォール１２Ａの下にも充分入り込んでいる。
【００５１】
図５参照
５−（１）
レジスト剥離液中に浸漬してレジスト膜１３を除去してから、イオン注入法を適用し、イオン加速エネルギを例えば６０〔ｋｅＶ〕、ドーズ量を例えば１〜８×１０１５〔ｃｍ−２〕、注入角度をゲート側面に対して例えば３０°として砒素（Ａｓ）イオンの打ち込みを行い、高濃度ソース領域１０Ｂ、高濃度ドレイン領域１１、高濃度ソース接続領域１４を形成する。
【００５２】
５−（２）
温度を例えば９００〔℃〕として時間６０〔分〕の熱処理を行なって、不純物を拡散させ、ゲート・ソースのオーバラップ領域を確保する。
【００５３】
本発明は、前記実施の形態に限られることなく、他に多くの改変を実現することができ、例えば、高濃度ソース領域、高濃度ドレイン領域、高濃度ソース接続領域などの高濃度不純物拡散領域の形成をサイド・ウォール形成前に形成してオーバラップ領域を確保した後、メモリに於けるトランジスタの低濃度ソース領域を形成するイオン注入をサイド・ウォールの形成及び素子分離膜の分断を行なった後に注入角度をつけて実施するようにしても良い。
【００５４】
【発明の効果】
本発明に依る半導体装置の製造方法に於いては、素子分離膜及びゲート絶縁膜が形成された基板に於けるゲート絶縁膜上にゲートを形成し、ゲート側面にサイド・ウォールを形成してからドレイン領域形成予定部分をレジスト膜で覆い、レジスト膜をマスクとしてソース・ライン形成予定部分に表出されている素子分離膜をエッチングし、レジスト膜を残したままサイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで低濃度ソース領域を形成し、レジスト膜を除去してからサイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで高濃度ソース領域及び高濃度ドレイン領域及び高濃度ソース接続領域を形成する。
【００５５】
前記構成を採ることに依り、低濃度ソース領域形成用マスクと素子分離膜エッチング用マスクを兼用することが可能となるので、製造工程数は減少し、その結果、コスト・ダウンが実現され、また、サイド・ウォール形成後に高濃度ソース領域など高濃度不純物領域を形成する際、不純物イオンをゲート側壁に対して角度をもたせて打ち込むことに依って、多大な熱処理を行なうことなく、オーバラップ領域、即ち、消去領域の幅を充分に確保することができ、しかも、ソース・ライン領域形成の不純物イオン注入工程を別設する必要もなくなる。
【図面の簡単な説明】
【図１】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図である。
【図２】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図である。
【図３】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図である。
【図４】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図である。
【図５】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図である。
【図６】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図７】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図８】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図９】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図１０】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図１１】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図１２】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図１３】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図１４】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【符号の説明】
１ シリコン基板
２ パッド酸化膜
３ 耐酸化マスク膜
４ 素子分離膜
５ トンネル酸化膜
６ フローティング・ゲート
７ 層間絶縁膜
８ コントロール・ゲート
９ レジスト膜
１０ ソース領域
１０Ａ 低濃度ソース領域
１０Ｂ 高濃度ソース領域
１１ 高濃度ドレイン領域
１２及び１２Ａ サイド・ウォール
１３ レジスト膜
１４ 高濃度ソース接続領域
【発明の属する技術分野】
本発明は、微細化と製造工程数の低減を同時に達成することができる半導体装置の製造方法に関する。
【０００２】
メモリに於いて、性能向上と高集積化の為、セル・サイズの微細化は重要な課題であり、また、製造歩留りやスルー・プットを向上する為、製造工程数の低減も又重要な課題であって、その追求について、現在は勿論のこと、将来に亙っても弛むことなく続けられる筈であり、本発明では、その一改善手段について開示しようとする。
【０００３】
【従来の技術】
一般に、書き込みをチャネル・ホット・エレクトロンで行い、又、消去をゲートからソースへのＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネリングで行なうフラッシュ・メモリが知られている。
【０００４】
このソース消去法を用いるフラッシュ・メモリでは、一括消去するビットの各ソースを不純物拡散層などで接続してソース・ラインを形成する必要があり、そのソース・ラインは、素子分離膜の成長時に形成する方法、及び、ゲート形成後に素子分離膜をエッチングして形成する方法があり、それぞれの方法に於ける利点及び不利点を列挙すると次の通りである。
【０００５】
▲１▼ 素子分離膜成長時の形成する手段について
利点
素子分離膜のエッチング工程が不要になり、工程数が減少する。
不利点
ゲート形成用レチクルと素子分離膜を形成する際の耐酸化膜であるシリコン窒化膜のエッチング用レチクルの位置合わせが難しく、メモリ・セル寸法が大きくなる。
バーズ・ビークに起因するソース消去領域のばらつきが大きくなり、消去分布が劣化する。
【０００６】
▲２▼ ゲート形成後に素子分離膜をエッチングして形成する手段について
利点
ゲート形成用レチクルと素子分離膜を形成する際の耐酸化膜であるシリコン窒化膜のエッチング用レチクルの位置合わせが容易で、メモリ・セル寸法を小さくできる。
バーズ・ビークに起因するソース消去領域のばらつきが小さく、消去分布が向上する。
不利点
素子分離膜のエッチング工程が必要であり、工程数が増加する。
素子分離膜のエッチング時に於けるプラズマ・ダメージを受けて消去特性が劣化する。
【０００７】
また、ソース消去法に於いては、消去時にソースから基板に流れるバンド間トンネル電流を低減させる必要があり、その理由は、消去時のトンネル酸化膜中へのホール注入を低減させ、消去特性、信頼性（例えばサイクリング特性、データ・リテンション特性など）を向上させる為である。
【０００８】
前記したような問題の対策としては、ソース領域を二重拡散構造で形成する手段が知られている。但し、ドレイン領域は、チャネル・ホット・エレクトロンに依る書き込み特性を向上させる為、高濃度不純物領域のみに依って構成されている。従って、ソース領域に於ける低濃度ソース領域を形成する際には、ドレイン領域形成予定部分をレジスト膜などで覆っておく必要がある。
【０００９】
図６乃至図１４は従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図であって、何れの図に於いても、（Ａ）が要部切断平面図、そして、（Ｂ）乃至（Ｄ）が要部切断側面図であり、（Ｂ）は（Ａ）に於ける線Ｘ−Ｘに沿う要部切断側面、（Ｃ）は（Ａ）に於ける線Ｙ１−Ｙ１に沿う要部切断側面、（Ｄ）は（Ａ）に於ける線Ｙ２−Ｙ２に沿う要部切断側面である。以下、これ等の図を参照しつつ説明する。尚、ここで説明するフラッシュ・メモリはソース消去のＮＯＲ型を対象としている。
【００１０】
図６参照
６−（１）
熱酸化法を適用することに依り、シリコン基板１上に厚さ約２５〔ｎｍ〕程度のシリコン酸化膜であるパッド酸化膜２を形成する。
【００１１】
６−（２）
ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を適用することに依り、厚さ約１７０〔ｎｍ〕程度のシリコン窒化膜である耐酸化マスク膜３を形成する。
【００１２】
６−（３）
リソグラフィ技術に於けるレジスト・プロセス、及び、ドライ・エッチング法を適用することに依り、耐酸化マスク膜３のエッチングを行なって、素子分離膜形成予定部分がスペースとなるようにライン・アンド・スペース・パターンを形成する。
【００１３】
６−（４）
耐酸化マスク膜３を利用する選択的熱酸化法を適用することに依り、厚さ約４００〔ｎｍ〕程度のシリコン酸化膜である素子分離膜４を形成する。
【００１４】
図７参照
７−（１）
選択的熱酸化を行なった際に用いたシリコン窒化膜である耐酸化マスク膜３を除去する。
【００１５】
７−（２）
前処理としてパッド酸化膜２を除去してから、熱酸化法を適用することに依り、厚さ約１０〔ｎｍ〕程度のシリコン酸化膜であるトンネル酸化膜５を形成する。
【００１６】
７−（３）
ＣＶＤ法を適用することに依り、厚さ約１５０〔ｎｍ〕程度の第一層目多結晶シリコン膜を形成する。
【００１７】
７−（４）
リソグラフィ技術に於けるレジスト・プロセス、及び、ドライ・エッチング法を適用することに依り、第一層目多結晶シリコン膜を素子分離膜４と平行になるようにパターニングしてフローティング・ゲート６を形成する。
【００１８】
図８参照
８−（１）
ＣＶＤ法を適用することに依り、ＯＮＯ、即ち、ボトム酸化膜（厚さ例えば７０〔ｎｍ〕）、シリコン窒化膜（厚さ例えば１２〔ｎｍ〕）、トップ酸化膜（厚さ例えば３〔ｎｍ〕）で構成された層間絶縁膜７を形成する。
【００１９】
８−（２）
ＣＶＤ法を適用することに依り、厚さ約３５０〔ｎｍ〕の程度の第二層目多結晶シリコン膜を形成する。
【００２０】
８−（３）
リソグラフィ技術に於けるレジスト・プロセス、及び、ドライ・エッチング法を適用することに依り、第二層目多結晶シリコン膜を素子分離膜４に直交するようにパターニングしてコントロール・ゲート８を形成する。
【００２１】
図９参照
９−（１）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ドレイン領域形成予定部分を覆い、コントロール・ゲート８と平行なパターンのレジスト膜９を形成する。
【００２２】
図１０参照
１０−（１）
イオン注入法を適用することに依り、イオン加速エネルギを例えば６０〔ｋｅＶ〕、ドーズ量を例えば１〜５×１０１４〔ｃｍ−２〕として燐（Ｐ）イオンの打ち込みを行なって低濃度ソース領域１０Ａを形成する。
【００２３】
これは、ソース消去時にソース領域から基板へ流れるバンド間トンネル電流を低減させ、トンネル酸化膜５中へのホール注入を抑止して、消去特性、信頼性を向上させる為の二重拡散領域を形成するプロセスの一環である。
【００２４】
尚、ドレイン領域は、書き込み特性向上の為、高濃度の領域のみで構成するので、低濃度のイオン注入時には、レジスト膜９で覆うようにする。
【００２５】
図１１参照
１１−（１）
ドレイン領域形成予定部分を覆っていたレジスト膜９を除去し、イオン注入法を適用することに依り、イオン加速エネルギを例えば６０〔ｋｅＶ〕、ドーズ量を例えば１〜８×１０１５〔ｃｍ−２〕として砒素（Ａｓ）イオンの打ち込みを行なって高濃度ソース領域１０Ｂ及び高濃度ドレイン領域１１を形成する。
尚、便宜上、低濃度ソース領域１０Ａと高濃度ソース領域１０Ｂとでソース領域１０とする。
【００２６】
１１−（２）
温度を９００〔℃〕程度とする熱処理を行なって注入不純物を熱拡散し、高濃度ソース領域１０Ｂとゲートとのオーバラップ領域を確保する。
【００２７】
ソース消去法では、ゲート・ソースのオーバラップ領域に於いて消去を行なう為、オーバラップ領域の生成は必須であり、従って、低濃度不純物領域の形成は云うまでもなく、高濃度不純物領域の形成もサイド・ウォールの形成前に行なうことが必要である。尚、このオーバラップ領域は消去領域と呼ばれる。
【００２８】
１１−（３）
通常の技法、例えばＣＶＤ法に依る絶縁膜の形成、ドライ・エッチング法に依る異方性エッチングを行なって、周辺回路のトランジスタをＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）構造にする為、ゲートなどの側面にサイド・ウォール１２を形成する。尚、この場合、メモリに於けるトランジスタのゲートにもサイド・ウォール１２が形成される。因みに、周辺回路のトランジスタに於ける低濃度不純物領域の形成はメモリとは別個に行なっていて、その際は、メモリの部分はレジストで覆うことは云うまでもない。
【００２９】
図１２参照
１２−（１）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、図９について説明した工程で用いたマスクと同じマスクを用い、ドレイン領域１１を覆うレジスト膜１３を形成する。
【００３０】
図１３参照
１３−（１）
各ソース領域１０が並ぶライン上にある素子分離膜４をエッチングして分断する。
【００３１】
ゲート側面にサイド・ウォール１２を形成した後に素子分離膜４の分断を行なう理由は、消去領域、即ち、ソース領域１０のゲート側エッジであるオーバラップ領域をサイド・ウォール１２で覆い、エッチング時のプラズマ・ダメージを低減させ、消去特性の劣化を防ぐ為である。尚、図１３の（Ｃ）と（Ｄ）には、素子分離膜４を分断した後に残ったサイド・ウォールを記号１２Ａで指示してある。
【００３２】
図１４参照
１４−（１）
レジスト膜１３を残したまま、イオン注入法を適用することに依り、イオン加速エネルギを例えば６０〔ｋｅＶ〕、ドーズ量を例えば５×１０１５〔ｃｍ−２〕として砒素（Ａｓ）イオンの打ち込みを行なってソース接続領域１４を形成する。尚、ソース領域１０とソース接続領域１４とでソース・ラインを構成している。
【００３３】
前記説明した従来の手段に於いては、同じパターンである低濃度ソース領域形成用マスクと素子分離膜エッチング・マスクを二回に亙って形成しているので、製造工程数の増加、従って、コスト・アップに結び付いていることは云うまでもない。
【００３４】
この場合、製造工程数を低減するには、前記二回に亙る工程を同じマスクを用いて同時に行なうと良いが、サイド・ウォール形成前に両工程を実施した場合、素子分離膜のエッチング時にソース領域のゲート側エッジがプラズマ・ダメージを受けて消去性能が低下する。
【００３５】
また、サイド・ウォール形成後に両工程を実施した場合、ゲート・ソースのオーバラップ幅を確保する為、多大の熱処理を必要とし、微細化を妨げることになる。
【００３６】
【発明が解決しようとする課題】
簡単な手段をとることに依って、サイド・ウォール形成後に同じマスクを用いて低濃度ソース領域の形成と素子分離膜エッチングを行なっても、少ない熱処理でオーバラップ幅を確保することができるようにする。
【００３７】
【課題を解決するための手段】
本発明では、サイド・ウォール形成後に同じマスクを用いて低濃度ソース領域の形成と素子分離膜エッチングを行ない、低濃度ソース領域を形成する際、不純物イオンをゲート側壁に対して角度をつけて打ち込み、サイド・ウォール下まで不純物が入り込むようにして、少ない熱処理で所要のオーバラップ幅を確保できるようにすることが基本になっている。
【００３８】
前記したところから、本発明に依る半導体装置の製造方法に於いては、
（１）
素子分離膜（例えば素子分離膜４）及びゲート絶縁膜（例えばトンネル酸化膜５）が形成された基板（例えばシリコン基板１）に於ける前記ゲート絶縁膜上にゲート（例えばフローティング・ゲート６、層間絶縁膜７、コントロール・ゲート８など）を形成する工程と、前記ゲート側面にサイド・ウォール（例えばサイド・ウォール１２及び１２Ａ）を形成してからドレイン領域形成予定部分をレジスト膜（例えばレジスト膜９）で覆う工程と、前記レジスト膜をマスクとしてソース・ライン形成予定部分に表出されている前記素子分離膜をエッチングする工程と、前記レジスト膜を残したまま前記サイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度（例えばゲートに対して垂直から４°以上の角度）で打ち込んで低濃度ソース領域（例えば低濃度ソース領域１０Ａ）を形成する工程と、前記レジスト膜を除去してから前記サイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで高濃度ソース領域（例えば高濃度ソース領域１０Ｂ）及び高濃度ドレイン領域（例えば高濃度ドレイン領域１１）及び高濃度ソース接続領域（例えば高濃度ソース接続領域１４）を形成する工程とが含まれてなることを特徴とするか、又は、
【００３９】
（２）
素子分離膜及びゲート絶縁膜が形成された基板に於ける前記ゲート絶縁膜上にゲートを形成する工程と、不純物イオンの打ち込みを行って高濃度ソース領域及び高濃度ドレイン領域及び高濃度ソース接続領域である高濃度不純物拡散領域を形成する工程と、前記ゲート側面にサイド・ウォールを形成してからドレイン領域形成予定部分をレジスト膜で覆う工程と、前記レジスト膜をマスクとしてソース・ライン形成予定部分に表出されている前記素子分離膜をエッチングする工程と、前記レジスト膜を残したまま前記サイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで低濃度ソース領域を形成する工程とが含まれてなることを特徴とする。
【００４０】
前記手段を採ることに依り、低濃度ソース領域形成用マスクと素子分離膜エッチング用マスクを兼用することが可能となるので、製造工程数は減少し、その結果、コスト・ダウンが実現され、また、サイド・ウォール形成後に高濃度ソース領域など高濃度不純物領域を形成する際、不純物イオンをゲート側壁に対して角度をもたせて打ち込むことに依って、多大な熱処理を行なうことなく、オーバラップ領域、即ち、消去領域の幅を充分に確保することができ、しかも、ソース・ライン領域形成の不純物イオン注入工程を別設する必要もなくなる。
【００４１】
【発明の実施の形態】
図１乃至図５は本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図であって、何れの図に於いても、（Ａ）が要部切断平面図、また、（Ｂ）乃至（Ｄ）が要部切断側面図であり、（Ｂ）は（Ａ）に於ける線Ｘ−Ｘに沿う要部切断側面、（Ｃ）は（Ａ）に於ける線Ｙ１−Ｙ１に沿う要部切断側面、（Ｄ）は（Ａ）に於ける線Ｙ２−Ｙ２に沿う要部切断側面である。以下、これ等の図を参照しつつ説明する。尚、ここでも、半導体装置はソース消去のＮＯＲ型フラッシュ・メモリであって、図６乃至図１４に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。
【００４２】
本発明に於いても、図６に見られるシリコン基板１の状態から図８に見られるコントロール・ゲート８を形成するまでは、従来の技術と変わりないので、その説明を省略し、次の段階から説明することにする。
【００４３】
図１参照
１−（１）
ＣＶＤ法を適用することに依って、厚さが例えば３００〔ｎｍ〕であるＳｉＯ２ からなる絶縁膜を形成する。
【００４４】
１−（２）
エッチング・ガスをＣＦ４ ／ＣＨＦ３ とするドライ・エッチング法を適用することに依り、工程１−（１）で形成した絶縁膜の異方性エッチングを行なってサイド・ウォール１２を形成する。
【００４５】
この場合、サイド・ウォール１２は、周辺回路のトランジスタに於けるゲートの側面にも形成され、そのサイド・ウォール１２は、ソース領域及びドレイン領域の特にドレイン領域をＬＤＤ構造にする為に利用される。
【００４６】
図２参照
２−（１）
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、ドレイン領域形成予定部分を覆い、コントロール・ゲート８と平行に延在するパターンのレジスト膜１３を形成する。
【００４７】
図３参照
３−（１）
ソース領域形成予定部分上及びソース・ライン領域形成予定部分上に在る素子分離膜４の部分をエッチングして分断する。
【００４８】
ソース領域形成予定部分及びソース・ライン領域形成予定部分に面するゲートの側面及び素子分離膜４の側面には、サイド・ウォール１２が除去されて小さくなった残りやサイド・ウォール１２の影響を受継いだサイド・ウォールが生成されるので、これをサイド・ウォール１２Ａとして指示してある。
【００４９】
図４参照
４−（１）
レジスト膜１３を残したままの状態に於いて、イオン注入法を適用して、イオン加速エネルギを例えば６０〔ｋｅＶ〕、ドーズ量を例えば１〜５×１０１４〔ｃｍ−２〕とし、注入角度をゲートに垂直な方向に対して例えば３０°の角度をなす斜め方向から燐（Ｐ）イオンの打ち込みを行ない、低濃度ソース領域１０Ａを形成する。尚、通常のサイド・ウォールをもつ半導体装置の場合、斜め方向の角度は４°以上にしないと効果がないことが多い。
【００５０】
前記した通り、イオンはゲート側面に対して角度をもって注入されるので、
サイド・ウォール１２Ａの下にも充分入り込んでいる。
【００５１】
図５参照
５−（１）
レジスト剥離液中に浸漬してレジスト膜１３を除去してから、イオン注入法を適用し、イオン加速エネルギを例えば６０〔ｋｅＶ〕、ドーズ量を例えば１〜８×１０１５〔ｃｍ−２〕、注入角度をゲート側面に対して例えば３０°として砒素（Ａｓ）イオンの打ち込みを行い、高濃度ソース領域１０Ｂ、高濃度ドレイン領域１１、高濃度ソース接続領域１４を形成する。
【００５２】
５−（２）
温度を例えば９００〔℃〕として時間６０〔分〕の熱処理を行なって、不純物を拡散させ、ゲート・ソースのオーバラップ領域を確保する。
【００５３】
本発明は、前記実施の形態に限られることなく、他に多くの改変を実現することができ、例えば、高濃度ソース領域、高濃度ドレイン領域、高濃度ソース接続領域などの高濃度不純物拡散領域の形成をサイド・ウォール形成前に形成してオーバラップ領域を確保した後、メモリに於けるトランジスタの低濃度ソース領域を形成するイオン注入をサイド・ウォールの形成及び素子分離膜の分断を行なった後に注入角度をつけて実施するようにしても良い。
【００５４】
【発明の効果】
本発明に依る半導体装置の製造方法に於いては、素子分離膜及びゲート絶縁膜が形成された基板に於けるゲート絶縁膜上にゲートを形成し、ゲート側面にサイド・ウォールを形成してからドレイン領域形成予定部分をレジスト膜で覆い、レジスト膜をマスクとしてソース・ライン形成予定部分に表出されている素子分離膜をエッチングし、レジスト膜を残したままサイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで低濃度ソース領域を形成し、レジスト膜を除去してからサイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで高濃度ソース領域及び高濃度ドレイン領域及び高濃度ソース接続領域を形成する。
【００５５】
前記構成を採ることに依り、低濃度ソース領域形成用マスクと素子分離膜エッチング用マスクを兼用することが可能となるので、製造工程数は減少し、その結果、コスト・ダウンが実現され、また、サイド・ウォール形成後に高濃度ソース領域など高濃度不純物領域を形成する際、不純物イオンをゲート側壁に対して角度をもたせて打ち込むことに依って、多大な熱処理を行なうことなく、オーバラップ領域、即ち、消去領域の幅を充分に確保することができ、しかも、ソース・ライン領域形成の不純物イオン注入工程を別設する必要もなくなる。
【図面の簡単な説明】
【図１】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図である。
【図２】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図である。
【図３】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図である。
【図４】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図である。
【図５】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断平面図及び要部切断側面図である。
【図６】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図７】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図８】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図９】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図１０】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図１１】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図１２】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図１３】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【図１４】従来の技術を説明する為の工程要所に於けるフラッシュ・メモリを表す要部切断平面図及び要部切断側面図である。
【符号の説明】
１ シリコン基板
２ パッド酸化膜
３ 耐酸化マスク膜
４ 素子分離膜
５ トンネル酸化膜
６ フローティング・ゲート
７ 層間絶縁膜
８ コントロール・ゲート
９ レジスト膜
１０ ソース領域
１０Ａ 低濃度ソース領域
１０Ｂ 高濃度ソース領域
１１ 高濃度ドレイン領域
１２及び１２Ａ サイド・ウォール
１３ レジスト膜
１４ 高濃度ソース接続領域
Claims (2)
- 素子分離膜及びゲート絶縁膜が形成された基板に於ける前記ゲート絶縁膜上にゲートを形成する工程と、
前記ゲート側面にサイド・ウォールを形成してからドレイン領域形成予定部分をレジスト膜で覆う工程と、
前記レジスト膜をマスクとしてソース・ライン形成予定部分に表出されている前記素子分離膜をエッチングする工程と、
前記レジスト膜を残したまま前記サイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで低濃度ソース領域を形成する工程と、
前記レジスト膜を除去してから前記サイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで高濃度ソース領域及び高濃度ドレイン領域及び高濃度ソース接続領域を形成する工程と
が含まれてなることを特徴とする半導体装置の製造方法。 - 素子分離膜及びゲート絶縁膜が形成された基板に於ける前記ゲート絶縁膜上にゲートを形成する工程と、
不純物イオンの打ち込みを行って高濃度ソース領域及び高濃度ドレイン領域及び高濃度ソース接続領域である高濃度不純物拡散領域を形成する工程と、
前記ゲート側面にサイド・ウォールを形成してからドレイン領域形成予定部分をレジスト膜で覆う工程と、
前記レジスト膜をマスクとしてソース・ライン形成予定部分に表出されている前記素子分離膜をエッチングする工程と、
前記レジスト膜を残したまま前記サイド・ウォール下に不純物イオンを入り込ませる為に斜めの角度で打ち込んで低濃度ソース領域を形成する工程と
が含まれてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21166397A JP3613312B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21166397A JP3613312B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154638A JPH1154638A (ja) | 1999-02-26 |
| JP3613312B2 true JP3613312B2 (ja) | 2005-01-26 |
Family
ID=16609542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21166397A Expired - Lifetime JP3613312B2 (ja) | 1997-08-06 | 1997-08-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3613312B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602327B1 (ko) * | 1999-06-28 | 2006-07-14 | 주식회사 하이닉스반도체 | 플래쉬 이이피롬 셀의 자기정렬 소스 형성 방법 |
| KR100363840B1 (ko) * | 1999-12-27 | 2002-12-06 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
-
1997
- 1997-08-06 JP JP21166397A patent/JP3613312B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154638A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100669864B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| US7410871B2 (en) | Split gate type flash memory device and method for manufacturing same | |
| KR100239459B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| JP3542262B2 (ja) | フラッシュメモリセルの製造方法 | |
| JP4027446B2 (ja) | 不揮発性メモリ製造方法 | |
| JP2003338566A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2006032895A (ja) | 半導体装置のトランジスタ及びその製造方法 | |
| JP4637457B2 (ja) | 平坦しないゲート絶縁膜を具備する不揮発性メモリ装置の製造方法 | |
| KR100661225B1 (ko) | 이이피롬 소자 제조 방법 | |
| KR100718253B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| JP3544308B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP4938978B2 (ja) | メモリーアレイの製造方法 | |
| JP4424886B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH07115143A (ja) | 不揮発性メモリの製造方法 | |
| JP2001044395A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH11307656A (ja) | フラッシュ・メモリ素子及びその製造方法 | |
| JP3314748B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2000031305A (ja) | Ａｎｄ型不揮発性半導体記憶装置およびその製造方法 | |
| JP3613312B2 (ja) | 半導体装置の製造方法 | |
| KR100351051B1 (ko) | 이층 구조의 플로팅 게이트를 갖는 불휘발성 메모리 셀의 제조 방법 | |
| US7948022B2 (en) | Flash memory device and method for manufacturing the same | |
| US6995060B2 (en) | Fabrication of integrated circuit elements in structures with protruding features | |
| JP2001257328A (ja) | 不揮発性半導体記憶装置を含む半導体装置 | |
| KR100464443B1 (ko) | 이피롬(ＥＰＲＯＭ, ＥｒａａｂｌｅＰｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ} 소자의 셀 구조 및 그 제조방법 | |
| JP2003243544A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |