JP3902831B2 - 半導体メモリ装置及びその製造方法 - Google Patents
半導体メモリ装置及びその製造方法 Download PDFInfo
- Publication number
- JP3902831B2 JP3902831B2 JP11376397A JP11376397A JP3902831B2 JP 3902831 B2 JP3902831 B2 JP 3902831B2 JP 11376397 A JP11376397 A JP 11376397A JP 11376397 A JP11376397 A JP 11376397A JP 3902831 B2 JP3902831 B2 JP 3902831B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity
- concentration
- peripheral circuit
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000002093 peripheral effect Effects 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000002019 doping agent Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims description 107
- 229910052785 arsenic Inorganic materials 0.000 claims description 26
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims description 23
- 239000011574 phosphorus Substances 0.000 claims description 23
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- -1 for example Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はマイクロ電子工学に係り、特に半導体メモリ装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ素子においては、メモリセルに貯蔵された情報電荷が時間の経過と共に各種の経路を通して消失する。したがって、周期的に情報を再生させるリフレッシュ動作が必要である。このようなリフレッシュ動作の間隔となるリフレッシュタイムの減少は、キャパシタの容量を増加させることにより電荷量を増加させるか、蓄積している電荷量を消失しないように素子の特性を改善させることにより解決できる。
【０００３】
図１は消失する電荷量を最小化するために形成した従来の半導体メモリ装置の断面図である。
図１を参照すれば、半導体基板１０の上に形成された素子分離膜１２によりセルアレー領域、コア領域及び周辺回路領域がそれぞれ限定されている。セルアレー領域にはデータを貯蔵する複数のメモリセルがマトリックス状に配列されており、コア領域にはデータを感知するためのセンス増幅器及びデコーダなどが配列されており、周辺回路領域にはセルアレー領域のメモリセルを駆動させるための回路が配列されている。
【０００４】
セルアレー領域には、低濃度の不純物領域１６からなるソース／ドレイン領域とゲート電極１４からなるトランジスタが形成されており、ゲート電極１４には絶縁膜１８が形成されている。コア領域及び周辺回路領域には、低濃度の不純物領域１６と高濃度の不純物領域２０からなるＬＤＤ（Lightly Doped Drain ）又はＤＤＤ（Double Diffused Drain ）構造のソース／ドレイン領域とゲート電極１４からなるトランジスタが形成されており、ゲート電極１４の側壁にはスペーサ１８ａが形成されている。
【０００５】
図１に示したように、セルアレー領域に形成されたトランジスタのソース／ドレイン領域は、ＬＤＤ構造でなく、約１０13／cm2 の低いドーズでｎ型の不純物、例えば、リンをイオン注入することにより形成された低濃度の不純物領域１６のみからなる。
一方、コア領域や周辺回路領域のトランジスタは、約１０13／cm2 のドーズでｎ型の不純物、例えば、リンをイオン注入することにより形成された低濃度の不純物領域１６と、ゲート電極の側壁にスペーサを形成した後、約１０15／cm2 のドーズで再びｎ型の不純物をイオン注入することにより形成された高濃度の不純物領域２０とから構成される二重構造（ＬＤＤ又はＤＤＤ構造）のソース／ドレイン領域からなる。
【０００６】
ところが、最近、素子のデザインルールが０．２μｍ以下に縮小することにより、デザインルールに直接影響を受けるコア領域に形成されるトランジスタのゲート電極の長さは引き続き小さくなるが、デザインルールに直接影響を受けず、電流の駆動能力の増加がさらに重要な要素と考慮される周辺回路領域に形成されるトランジスタのゲート電極は一定の長さ以上を保持する。しかしながら、図１に示した従来の半導体メモリ装置では、コア領域のゲート電極の長さが周辺回路領域の長さより短く形成されているので、有効チャンネルの長さは著しく短くなる。しかしながら、ソース／ドレイン領域は周辺回路領域と同じく形成されている。したがって、デザインルールが減少すると、周辺回路領域とは異なり、コア領域では、有効チャンネルの長さが短くなり、トランジスタのパンチスルーマージンが低減するという問題がある。
【０００７】
したがって、このようなパンチスルー特性を改善させるためには、有効チャンネルの長さを増加させる方法が求められる。トランジスタの構造も従来の方式よりさらに細分化して変更させる必要がある。すなわち、セルアレー領域のトランジスタを漏れ電流の発生を防止するように形成しなければならない。セルのデザインルールに直接影響を受けるコア領域のトランジスタは非常に短いゲートから構成されるので、有効チャンネルの長さを最大としてパンチスルーを防止すると共に、電流の駆動能力も向上させるように形成すべきである。周辺回路領域のトランジスタは最小のデザインルールで形成しなくてもよいため、パンチスルーの問題よりは純粋な電流駆動能力を増加させるように形成する必要がある。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、セルアレー、コア領域及び周辺回路領域に形成されるトランジスタの構造を相異なるように形成することにより、それぞれの領域で求められる漏れ電流の防止、パンチスルーマージンの増加及び電流駆動能力の増加を達成できる半導体メモリ装置を提供することにある。
【０００９】
本発明の他の目的は、前記半導体メモリ装置の製造に好適な半導体メモリ装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために本発明は、相異なる構造の第１スイッチング素子、第２スイッチング素子及び第３スイッチング素子を含む。この際、前記第１スイッチング素子は、データを貯蔵する複数のセルが配列されるセルアレー領域に形成され、ソース／ドレイン領域が低濃度の不純物領域のみからなる。前記第２スイッチング素子は、前記データを感知するための回路が配列されるコア領域に形成され、ソース／ドレイン領域が同一のドープ剤で形成された高濃度の不純物領域と低濃度の不純物領域からなる。前記第３スイッチング素子は、前記複数のセルを駆動させるための回路が配列される周辺回路領域に形成され、ソース／ドレイン領域が相異なるドープ剤で形成された高濃度の不純物領域と低濃度の不純物領域からなる。
【００１１】
本発明の半導体メモリ装置において、前記コア領域のトランジスタの低い濃度の不純物領域を形成するドープ剤は、周辺回路領域のトランジスタの低濃度の不純物領域を形成するドープ剤よりも低い拡散度を有する。前記第１スイッチング素子の不純物領域はリンで形成される。かつ、前記第２スイッチング素子の高濃度と低濃度の不純物領域は砒素で形成される。前記第３スイッチング素子の高濃度の不純物領域は砒素で、低濃度の不純物領域はリンで形成される。
【００１２】
前記他の目的を達成するために本発明による半導体メモリ装置の製造方法によれば、素子分離領域を形成してデータを貯蔵する複数のセルが配列されるセルアレー領域、前記データを感知するための回路が配列されるコア領域及び前記複数のセルを駆動させるための回路が配列される周辺回路領域をそれぞれ分離した後、前記半導体の基板上にゲート絶縁膜及び導電膜を積層してから順次に食刻してゲート電極を形成する。次いで、写真工程により前記セルアレー領域及び周辺回路領域をオープンさせ、第１不純物をイオン注入することにより、前記セルアレー領域及び周辺回路領域に第１不純物領域を形成する。次に、写真工程により前記コア領域をオープンさせ、第２不純物をイオン注入することにより、前記コア領域に第２不純物領域を形成する。その後、前段階の結果物の全面に絶縁膜を蒸着し、これを異方性食刻することにより、前記ゲート電極の側壁にスペーサを形成した後、写真工程により前記コア領域及び周辺回路領域をオープンさせ、第３不純物をイオン注入することにより、前記コア領域及び周辺回路領域に前記第２不純物領域よりも高い不純物の濃度を有する第３不純物領域を形成する。
【００１３】
本発明において、前記第１不純物領域はリンから構成され、その濃度は１０17〜１０19cm-3であり、前記第２不純物領域は砒素から構成され、その濃度は１０17〜１０19cm-3であり、前記第３不純物領域は砒素から構成され、その濃度は１０18〜１０21cm-3である。
さらに、前記第２不純物領域が形成された結果物の全面に絶縁膜を蒸着した後、写真工程により前記コア領域及び周辺回路領域に形成された絶縁膜を露出させる。次に、前記露出された絶縁膜を異方性食刻して前記コア領域及び周辺回路領域に形成されたゲート電極の側壁にスペーサを形成する。
【００１４】
本発明によれば、セルアレー領域、コア領域及び周辺回路領域を構成するトランジスタを相異なる構造で形成することにより、各領域で求められる素子の特性を最適化させうる。
すなわち、セルアレー領域のトランジスタのソース／ドレイン領域は低濃度のリン不純物のみで形成されるため、結晶欠陥の発生が最小となり、漏れ電流の発生を防ぐことができる。コア領域のトランジスタのｎ- ソース／ドレイン領域は拡散度がリンより低い砒素で形成されるため、ソース／ドレインの側面拡散による有効チャンネルの長さの減少を最小としてパンチスルーのマージンを増加させることができる。かつ、周辺回路領域のトランジスタのソース／ドレインはリンから構成されたｎ- ソース／ドレイン領域と砒素から構成されたｎ+ ソース／ドレイン領域のＬＤＤ又はＤＤＤ構造で形成されるため、電流の駆動能力を最適化させうる。
【００１５】
【発明の実施の形態】
以下、添付した図面に基づき本発明の実施の形態を詳しく説明する。
本発明は以下で開示される実施例に限るものでなく、相異なる様々な形態で具現される。ただし、本実施例は本発明の開示が完全になるようにし、通常の知識を持つ者により発明の範囲を完全に知らせるために提供される。添付図面においては、各種の膜と領域の厚さは明瞭性のために強調している。かつ、ある一つの膜が他の膜又は基板の上に存在するとするとき、他の膜又は基板の真上に存在するか、層間膜が存在することもある。トランジスタは広い意味でスイッチング素子と言える。
【００１６】
図２は本発明の第１実施例による半導体メモリ装置の構造を示す断面図である。図３は図２に示したセルアレー領域のトランジスタを、図４はコア領域のトランジスタを、図５は周辺回路領域のトランジスタを示す拡大断面図である。
図２を参照すれば、半導体基板１００に形成されたトレンチ型の素子分離酸化膜１０２によりセルアレー領域、コア領域及び周辺回路領域の活性領域がそれぞれ定義されている。それぞれの活性領域内にはソース／ドレイン用の不純物領域１０６，１０８，１１２が、活性領域にはゲート絶縁膜１０３、ゲート電極１０４及びキャッピング膜１０５が形成されている。セルアレー領域、コア領域及び周辺回路領域に形成されたゲート電極１０４の側面にはスペーサ１１０ａが形成されている。
【００１７】
図３を参照すれば、セルアレー領域のトランジスタは低濃度のｎ- 不純物領域１０６のみからなるソース／ドレイン領域で構成される。このようにソース／ドレイン領域が低濃度のｎ- 不純物領域１０６のみで形成されると、基板１００内に微量の結晶欠陥のみが存在する。したがって、漏れ電流の増加を防ぐことにより、リフレッシュ特性を最大とする。ｎ- 不純物領域１０６はリンイオンで構成されることが望ましく、リンイオンの濃度は１０17〜１０19cm-3程度のものが望ましい。
【００１８】
図４を参照すれば、コア領域のトランジスタは低濃度のｎ- 不純物領域１０８がチャンネルを向けて高濃度のｎ+ 不純物領域１１２より拡張されたＬＤＤ構造で形成されている。本実施例では、ソース／ドレイン領域をＬＤＤ構造としたが、低濃度のｎ- 不純物領域１０８が高濃度のｎ+ 不純物領域１１２を取り囲むＤＤＤ構造で形成することもできる。
【００１９】
この際、低濃度のｎ- 不純物領域１０８は１０17〜１０19cm-3の濃度を有する砒素イオンから構成され、高濃度のｎ+ 不純物領域１１２は１０18〜１０21cm-3の濃度を有する砒素イオンから構成される。
図５を参照すれば、周辺回路領域のトランジスタはコア領域のトランジスタのようにＬＤＤ構造で形成されているが、コア領域のトランジスタのゲート電極よりゲート電極が長く、低濃度のｎ- 不純物領域１０６は１０17〜１０19cm-3の濃度を有するリンイオンから構成され、高濃度のｎ+ 不純物領域１１２は１０18〜１０21cm-3の濃度を有する砒素イオンから構成される。
【００２０】
すなわち、コア領域トランジスタのｎ- 不純物領域１０８を構成する不純物は、周辺回路領域のｎ- 不純物領域１０６より拡散度の低い不純物から構成される。言い換えれば、周辺回路領域のｎ- 不純物領域１０６はリンイオンから構成されるが、コア領域のトランジスタのｎ- 不純物領域１０８はリンより拡散度の低い砒素で形成される。したがって、コア領域のトランジスタのソース／ドレイン領域はＬＤＤ又はＤＤＤ構造で形成されるため、電流の駆動能力を向上させると共に、ｎ- 不純物領域１０６は拡散度の低い不純物で形成されるため、不純物イオンの側面拡散による有効チャンネルの長さの減少を最小とすることができる。したがって、最小のデザインルールに応じてゲートの長さを周辺回路部のものより短く形成しても、パンチスルーを防ぐことができる。
【００２１】
図６〜図８は、本発明の第１実施例による半導体メモリ装置の製造方法を説明するための断面図である。
図６を参照すれば、第１導電型、例えばｐ型の半導体基板１００の上に通常の素子分離工程、例えば浅いトレンチ素子分離工程を通して素子分離領域１０２を形成することにより、活性領域と非活性領域を区分する。次いで、素子分離領域１０２が形成された基板の全面にゲート絶縁膜１０３、ゲート電極用の導電膜及び絶縁膜を順次に形成する。次に、絶縁膜及び導電膜をパタニングしてゲートキャッピング層１０５及びゲート電極１０４を形成する。ゲート電極１０４は単一の多結晶シリコン構造又は多結晶シリコンの上に高融点の金属シリサイドが積層されているポリサイド構造のうち、いずれか一つで形成される。その後、ゲート電極１０４及びゲートキャッピング層１０５が形成された結果物の全面にフォトレジストを塗布した後、写真工程により前記フォトレジストを食刻してセルアレー領域と周辺回路領域を露出させる第１フォトレジストパターン１０７を形成する。第１フォトレジストパターン１０７をマスクとして用いて第１導電型の不純物をイオン注入することにより、セルアレー領域及び周辺回路領域に１０17〜１０19cm-3の濃度を有するリン不純物からなるｎ- 型の第１不純物領域１０６を形成する。
【００２２】
図７を参照すれば、第１フォトレジストパターン１０７を取り除いた後、再び結果物の全面にフォトレジストを塗布する。写真工程により前記フォトレジストを食刻してコア領域を露出させる第２フォトレジストパターン１０９を形成する。第２フォトレジストパターン１０９をマスクとして用いて第１導電型の不純物、例えばｎ型の砒素不純物をイオン注入することにより、コア領域に１０17〜１０19cm-3の濃度を有する砒素不純物からなるｎ- 型の第２不純物領域１０８を形成する。
【００２３】
図８を参照すれば、第２フォトレジストパターン１０９を取り除いた後、結果物の全面に、例えばシリコン窒化物やシリコン酸化物を蒸着してスペーサ用の絶縁膜１１０を形成する。次いで、その絶縁膜１１０を異方性食刻してゲート電極１０４の側壁にスペーサ１１０ａを形成する。次に、結果物の全面にフォトレジストを塗布し、これを食刻してコア領域及び周辺回路領域を露出させる第３フォトレジストパターン１１１を形成する。前記第３フォトレジストパターン１１１をマスクとして用いて第１導電型の不純物、例えばｎ型の砒素不純物をイオン注入することにより、前記コア領域及び周辺回路領域に１０18〜１０21cm-3の濃度を有するｎ+ 型の第３不純物領域１１２を形成する。
【００２４】
すなわち、図６〜図８に示した製造方法によれば、セルアレー領域を構成するトランジスタは、リン不純物から構成されるｎ- ソース／ドレイン領域のみで形成される。コア領域を構成するトランジスタは、砒素不純物から構成されるｎ- ソース／ドレイン領域と砒素不純物から構成されるｎ+ ソース／ドレイン領域で形成される。かつ、周辺回路を構成するトランジスタは、リン不純物から構成されるｎ- ソース／ドレイン領域と砒素不純物から構成されるｎ+ ソース／ドレイン領域で形成される。したがって、セルアレー領域を構成するトランジスタは、漏れ電流の増加を防止することにより、リフレッシュの特性を最大とすることができ、周辺回路領域及びコア領域のトランジスタのソース／ドレイン領域はＬＤＤ又はＤＤＤ構造で形成されているので、電流の駆動能力を向上させうる。かつ、コア領域のｎ- 不純物領域１０８は周辺回路領域のｎ- 不純物領域１０６よりも拡散度の低い不純物で形成されるので、不純物イオンの側面拡散による有効チャンネルの長さの減少を最小とすることができる。したがって、最小のデザインルールに応じてゲートの長さを周辺回路領域のものより短く形成しても、パンチスルーを防止できる。
【００２５】
図９は、本発明の第２実施例による半導体メモリ装置の製造方法を説明するための断面図である。
第２実施例による製造方法は、第２不純物領域１０８の形成工程までは第１実施例と同様である。ただし、第２実施例はスペーサの形成段階及びスペーサの形態において第１実施例と異なる。第２実施例では、スペーサ用の絶縁膜１１０を形成した後、セルアレー領域のみを覆う第３フォトレジストパターン１１１を形成する。次いで、第３フォトレジストパターン１１１を食刻マスクとして用いて絶縁膜１１０を異方性食刻することにより、コア領域及び周辺回路領域のゲート電極１０４及びキャッピング絶縁膜１０５の側壁にのみスペーサ１１０ａを形成し、セルアレー領域には絶縁膜をそのまま残す。しかしながら、第１実施例では、絶縁膜１１０の全体を異方性食刻することにより、図８に示したように、全領域にかけてスペーサ１１０ａを形成する。その他の後続く工程は第１実施例と同様に行われる。このように第３フォトレジストパターン１１１でセルアレー領域を覆った後、絶縁膜１１０を異方性食刻してスペーサを形成することにより、セルアレー領域に発生する基板の損傷を最小として漏れ電流の発生を防ぐことができる。
【００２６】
【発明の効果】
したがって、上述したように、本発明によれば、次のような効果が得られる。第一に、ソース／ドレイン領域が高濃度の砒素不純物で形成されれば、基板に結晶の欠陥が誘発される。特に、熱酸化工程又はイオン注入のような後続く工程時、その欠陥が深化して接合漏れ電流をもたらす。したがって、本発明のメモリ装置では、セルアレー領域のソース／ドレイン領域は低濃度（１０17〜１０19cm-3）のリン不純物のみで形成されるため、結晶欠陥の発生が最小となり、漏れ電流の発生を防ぐことができる。
【００２７】
第二に、デザインルールに直接影響を受けるコア回路領域のトランジスタにおいては、パンチスルーの改善が強く求められるため、拡散度がリンより低い砒素を用いてｎ- ソース／ドレイン領域を形成する。したがって、ソース／ドレインの側面拡散による有効チャンネルの長さの減少を最小としてパンチスルーマージンを増加させうる。
【００２８】
第三に、周辺回路領域を従来の方法のように、リンから構成されるｎ- ソース／ドレイン領域と砒素から構成されるｎ+ ソース／ドレイン領域のＬＤＤ又はＤＤＤ構造で形成することにより、電流の駆動能力を最適化させる。
本発明は前記実施例に限るものでなく、多くの変形が本発明の技術的な思想内で当分野の通常の知識を持つ者により可能なのは明らかである。
【図面の簡単な説明】
【図１】従来の半導体メモリ装置の断面図である。
【図２】本発明の第１実施例による半導体メモリ装置の断面図である。
【図３】図２のセルアレー領域のトランジスタの拡大断面図である。
【図４】コア領域のトランジスタの拡大断面図である。
【図５】周辺回路領域のトランジスタの拡大断面図である。
【図６】本発明の第１実施例による半導体メモリ装置の製造方法を示す断面図である。
【図７】本発明の第１実施例による半導体メモリ装置の製造方法を示す断面図である。
【図８】本発明の第１実施例による半導体メモリ装置の製造方法を示す断面図である。
【図９】本発明の第２実施例による半導体メモリ装置の製造方法を示す断面図である。
【符号の説明】
１００ 半導体基板
１０２ 素子分離酸化膜
１０３ ゲート絶縁膜
１０４ ゲート電極
１０５ キャッピング膜
１０６ 不純物領域
１０７ 第１フォトレジストパターン
１０８ 不純物領域
１０９ 第２フォトレジストパターン
１１０ 絶縁膜
１１０ａ スペーサ
１１１ 第３フォトレジストパターン
１１２ 不純物領域
【発明の属する技術分野】
本発明はマイクロ電子工学に係り、特に半導体メモリ装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ素子においては、メモリセルに貯蔵された情報電荷が時間の経過と共に各種の経路を通して消失する。したがって、周期的に情報を再生させるリフレッシュ動作が必要である。このようなリフレッシュ動作の間隔となるリフレッシュタイムの減少は、キャパシタの容量を増加させることにより電荷量を増加させるか、蓄積している電荷量を消失しないように素子の特性を改善させることにより解決できる。
【０００３】
図１は消失する電荷量を最小化するために形成した従来の半導体メモリ装置の断面図である。
図１を参照すれば、半導体基板１０の上に形成された素子分離膜１２によりセルアレー領域、コア領域及び周辺回路領域がそれぞれ限定されている。セルアレー領域にはデータを貯蔵する複数のメモリセルがマトリックス状に配列されており、コア領域にはデータを感知するためのセンス増幅器及びデコーダなどが配列されており、周辺回路領域にはセルアレー領域のメモリセルを駆動させるための回路が配列されている。
【０００４】
セルアレー領域には、低濃度の不純物領域１６からなるソース／ドレイン領域とゲート電極１４からなるトランジスタが形成されており、ゲート電極１４には絶縁膜１８が形成されている。コア領域及び周辺回路領域には、低濃度の不純物領域１６と高濃度の不純物領域２０からなるＬＤＤ（Lightly Doped Drain ）又はＤＤＤ（Double Diffused Drain ）構造のソース／ドレイン領域とゲート電極１４からなるトランジスタが形成されており、ゲート電極１４の側壁にはスペーサ１８ａが形成されている。
【０００５】
図１に示したように、セルアレー領域に形成されたトランジスタのソース／ドレイン領域は、ＬＤＤ構造でなく、約１０13／cm2 の低いドーズでｎ型の不純物、例えば、リンをイオン注入することにより形成された低濃度の不純物領域１６のみからなる。
一方、コア領域や周辺回路領域のトランジスタは、約１０13／cm2 のドーズでｎ型の不純物、例えば、リンをイオン注入することにより形成された低濃度の不純物領域１６と、ゲート電極の側壁にスペーサを形成した後、約１０15／cm2 のドーズで再びｎ型の不純物をイオン注入することにより形成された高濃度の不純物領域２０とから構成される二重構造（ＬＤＤ又はＤＤＤ構造）のソース／ドレイン領域からなる。
【０００６】
ところが、最近、素子のデザインルールが０．２μｍ以下に縮小することにより、デザインルールに直接影響を受けるコア領域に形成されるトランジスタのゲート電極の長さは引き続き小さくなるが、デザインルールに直接影響を受けず、電流の駆動能力の増加がさらに重要な要素と考慮される周辺回路領域に形成されるトランジスタのゲート電極は一定の長さ以上を保持する。しかしながら、図１に示した従来の半導体メモリ装置では、コア領域のゲート電極の長さが周辺回路領域の長さより短く形成されているので、有効チャンネルの長さは著しく短くなる。しかしながら、ソース／ドレイン領域は周辺回路領域と同じく形成されている。したがって、デザインルールが減少すると、周辺回路領域とは異なり、コア領域では、有効チャンネルの長さが短くなり、トランジスタのパンチスルーマージンが低減するという問題がある。
【０００７】
したがって、このようなパンチスルー特性を改善させるためには、有効チャンネルの長さを増加させる方法が求められる。トランジスタの構造も従来の方式よりさらに細分化して変更させる必要がある。すなわち、セルアレー領域のトランジスタを漏れ電流の発生を防止するように形成しなければならない。セルのデザインルールに直接影響を受けるコア領域のトランジスタは非常に短いゲートから構成されるので、有効チャンネルの長さを最大としてパンチスルーを防止すると共に、電流の駆動能力も向上させるように形成すべきである。周辺回路領域のトランジスタは最小のデザインルールで形成しなくてもよいため、パンチスルーの問題よりは純粋な電流駆動能力を増加させるように形成する必要がある。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、セルアレー、コア領域及び周辺回路領域に形成されるトランジスタの構造を相異なるように形成することにより、それぞれの領域で求められる漏れ電流の防止、パンチスルーマージンの増加及び電流駆動能力の増加を達成できる半導体メモリ装置を提供することにある。
【０００９】
本発明の他の目的は、前記半導体メモリ装置の製造に好適な半導体メモリ装置の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために本発明は、相異なる構造の第１スイッチング素子、第２スイッチング素子及び第３スイッチング素子を含む。この際、前記第１スイッチング素子は、データを貯蔵する複数のセルが配列されるセルアレー領域に形成され、ソース／ドレイン領域が低濃度の不純物領域のみからなる。前記第２スイッチング素子は、前記データを感知するための回路が配列されるコア領域に形成され、ソース／ドレイン領域が同一のドープ剤で形成された高濃度の不純物領域と低濃度の不純物領域からなる。前記第３スイッチング素子は、前記複数のセルを駆動させるための回路が配列される周辺回路領域に形成され、ソース／ドレイン領域が相異なるドープ剤で形成された高濃度の不純物領域と低濃度の不純物領域からなる。
【００１１】
本発明の半導体メモリ装置において、前記コア領域のトランジスタの低い濃度の不純物領域を形成するドープ剤は、周辺回路領域のトランジスタの低濃度の不純物領域を形成するドープ剤よりも低い拡散度を有する。前記第１スイッチング素子の不純物領域はリンで形成される。かつ、前記第２スイッチング素子の高濃度と低濃度の不純物領域は砒素で形成される。前記第３スイッチング素子の高濃度の不純物領域は砒素で、低濃度の不純物領域はリンで形成される。
【００１２】
前記他の目的を達成するために本発明による半導体メモリ装置の製造方法によれば、素子分離領域を形成してデータを貯蔵する複数のセルが配列されるセルアレー領域、前記データを感知するための回路が配列されるコア領域及び前記複数のセルを駆動させるための回路が配列される周辺回路領域をそれぞれ分離した後、前記半導体の基板上にゲート絶縁膜及び導電膜を積層してから順次に食刻してゲート電極を形成する。次いで、写真工程により前記セルアレー領域及び周辺回路領域をオープンさせ、第１不純物をイオン注入することにより、前記セルアレー領域及び周辺回路領域に第１不純物領域を形成する。次に、写真工程により前記コア領域をオープンさせ、第２不純物をイオン注入することにより、前記コア領域に第２不純物領域を形成する。その後、前段階の結果物の全面に絶縁膜を蒸着し、これを異方性食刻することにより、前記ゲート電極の側壁にスペーサを形成した後、写真工程により前記コア領域及び周辺回路領域をオープンさせ、第３不純物をイオン注入することにより、前記コア領域及び周辺回路領域に前記第２不純物領域よりも高い不純物の濃度を有する第３不純物領域を形成する。
【００１３】
本発明において、前記第１不純物領域はリンから構成され、その濃度は１０17〜１０19cm-3であり、前記第２不純物領域は砒素から構成され、その濃度は１０17〜１０19cm-3であり、前記第３不純物領域は砒素から構成され、その濃度は１０18〜１０21cm-3である。
さらに、前記第２不純物領域が形成された結果物の全面に絶縁膜を蒸着した後、写真工程により前記コア領域及び周辺回路領域に形成された絶縁膜を露出させる。次に、前記露出された絶縁膜を異方性食刻して前記コア領域及び周辺回路領域に形成されたゲート電極の側壁にスペーサを形成する。
【００１４】
本発明によれば、セルアレー領域、コア領域及び周辺回路領域を構成するトランジスタを相異なる構造で形成することにより、各領域で求められる素子の特性を最適化させうる。
すなわち、セルアレー領域のトランジスタのソース／ドレイン領域は低濃度のリン不純物のみで形成されるため、結晶欠陥の発生が最小となり、漏れ電流の発生を防ぐことができる。コア領域のトランジスタのｎ- ソース／ドレイン領域は拡散度がリンより低い砒素で形成されるため、ソース／ドレインの側面拡散による有効チャンネルの長さの減少を最小としてパンチスルーのマージンを増加させることができる。かつ、周辺回路領域のトランジスタのソース／ドレインはリンから構成されたｎ- ソース／ドレイン領域と砒素から構成されたｎ+ ソース／ドレイン領域のＬＤＤ又はＤＤＤ構造で形成されるため、電流の駆動能力を最適化させうる。
【００１５】
【発明の実施の形態】
以下、添付した図面に基づき本発明の実施の形態を詳しく説明する。
本発明は以下で開示される実施例に限るものでなく、相異なる様々な形態で具現される。ただし、本実施例は本発明の開示が完全になるようにし、通常の知識を持つ者により発明の範囲を完全に知らせるために提供される。添付図面においては、各種の膜と領域の厚さは明瞭性のために強調している。かつ、ある一つの膜が他の膜又は基板の上に存在するとするとき、他の膜又は基板の真上に存在するか、層間膜が存在することもある。トランジスタは広い意味でスイッチング素子と言える。
【００１６】
図２は本発明の第１実施例による半導体メモリ装置の構造を示す断面図である。図３は図２に示したセルアレー領域のトランジスタを、図４はコア領域のトランジスタを、図５は周辺回路領域のトランジスタを示す拡大断面図である。
図２を参照すれば、半導体基板１００に形成されたトレンチ型の素子分離酸化膜１０２によりセルアレー領域、コア領域及び周辺回路領域の活性領域がそれぞれ定義されている。それぞれの活性領域内にはソース／ドレイン用の不純物領域１０６，１０８，１１２が、活性領域にはゲート絶縁膜１０３、ゲート電極１０４及びキャッピング膜１０５が形成されている。セルアレー領域、コア領域及び周辺回路領域に形成されたゲート電極１０４の側面にはスペーサ１１０ａが形成されている。
【００１７】
図３を参照すれば、セルアレー領域のトランジスタは低濃度のｎ- 不純物領域１０６のみからなるソース／ドレイン領域で構成される。このようにソース／ドレイン領域が低濃度のｎ- 不純物領域１０６のみで形成されると、基板１００内に微量の結晶欠陥のみが存在する。したがって、漏れ電流の増加を防ぐことにより、リフレッシュ特性を最大とする。ｎ- 不純物領域１０６はリンイオンで構成されることが望ましく、リンイオンの濃度は１０17〜１０19cm-3程度のものが望ましい。
【００１８】
図４を参照すれば、コア領域のトランジスタは低濃度のｎ- 不純物領域１０８がチャンネルを向けて高濃度のｎ+ 不純物領域１１２より拡張されたＬＤＤ構造で形成されている。本実施例では、ソース／ドレイン領域をＬＤＤ構造としたが、低濃度のｎ- 不純物領域１０８が高濃度のｎ+ 不純物領域１１２を取り囲むＤＤＤ構造で形成することもできる。
【００１９】
この際、低濃度のｎ- 不純物領域１０８は１０17〜１０19cm-3の濃度を有する砒素イオンから構成され、高濃度のｎ+ 不純物領域１１２は１０18〜１０21cm-3の濃度を有する砒素イオンから構成される。
図５を参照すれば、周辺回路領域のトランジスタはコア領域のトランジスタのようにＬＤＤ構造で形成されているが、コア領域のトランジスタのゲート電極よりゲート電極が長く、低濃度のｎ- 不純物領域１０６は１０17〜１０19cm-3の濃度を有するリンイオンから構成され、高濃度のｎ+ 不純物領域１１２は１０18〜１０21cm-3の濃度を有する砒素イオンから構成される。
【００２０】
すなわち、コア領域トランジスタのｎ- 不純物領域１０８を構成する不純物は、周辺回路領域のｎ- 不純物領域１０６より拡散度の低い不純物から構成される。言い換えれば、周辺回路領域のｎ- 不純物領域１０６はリンイオンから構成されるが、コア領域のトランジスタのｎ- 不純物領域１０８はリンより拡散度の低い砒素で形成される。したがって、コア領域のトランジスタのソース／ドレイン領域はＬＤＤ又はＤＤＤ構造で形成されるため、電流の駆動能力を向上させると共に、ｎ- 不純物領域１０６は拡散度の低い不純物で形成されるため、不純物イオンの側面拡散による有効チャンネルの長さの減少を最小とすることができる。したがって、最小のデザインルールに応じてゲートの長さを周辺回路部のものより短く形成しても、パンチスルーを防ぐことができる。
【００２１】
図６〜図８は、本発明の第１実施例による半導体メモリ装置の製造方法を説明するための断面図である。
図６を参照すれば、第１導電型、例えばｐ型の半導体基板１００の上に通常の素子分離工程、例えば浅いトレンチ素子分離工程を通して素子分離領域１０２を形成することにより、活性領域と非活性領域を区分する。次いで、素子分離領域１０２が形成された基板の全面にゲート絶縁膜１０３、ゲート電極用の導電膜及び絶縁膜を順次に形成する。次に、絶縁膜及び導電膜をパタニングしてゲートキャッピング層１０５及びゲート電極１０４を形成する。ゲート電極１０４は単一の多結晶シリコン構造又は多結晶シリコンの上に高融点の金属シリサイドが積層されているポリサイド構造のうち、いずれか一つで形成される。その後、ゲート電極１０４及びゲートキャッピング層１０５が形成された結果物の全面にフォトレジストを塗布した後、写真工程により前記フォトレジストを食刻してセルアレー領域と周辺回路領域を露出させる第１フォトレジストパターン１０７を形成する。第１フォトレジストパターン１０７をマスクとして用いて第１導電型の不純物をイオン注入することにより、セルアレー領域及び周辺回路領域に１０17〜１０19cm-3の濃度を有するリン不純物からなるｎ- 型の第１不純物領域１０６を形成する。
【００２２】
図７を参照すれば、第１フォトレジストパターン１０７を取り除いた後、再び結果物の全面にフォトレジストを塗布する。写真工程により前記フォトレジストを食刻してコア領域を露出させる第２フォトレジストパターン１０９を形成する。第２フォトレジストパターン１０９をマスクとして用いて第１導電型の不純物、例えばｎ型の砒素不純物をイオン注入することにより、コア領域に１０17〜１０19cm-3の濃度を有する砒素不純物からなるｎ- 型の第２不純物領域１０８を形成する。
【００２３】
図８を参照すれば、第２フォトレジストパターン１０９を取り除いた後、結果物の全面に、例えばシリコン窒化物やシリコン酸化物を蒸着してスペーサ用の絶縁膜１１０を形成する。次いで、その絶縁膜１１０を異方性食刻してゲート電極１０４の側壁にスペーサ１１０ａを形成する。次に、結果物の全面にフォトレジストを塗布し、これを食刻してコア領域及び周辺回路領域を露出させる第３フォトレジストパターン１１１を形成する。前記第３フォトレジストパターン１１１をマスクとして用いて第１導電型の不純物、例えばｎ型の砒素不純物をイオン注入することにより、前記コア領域及び周辺回路領域に１０18〜１０21cm-3の濃度を有するｎ+ 型の第３不純物領域１１２を形成する。
【００２４】
すなわち、図６〜図８に示した製造方法によれば、セルアレー領域を構成するトランジスタは、リン不純物から構成されるｎ- ソース／ドレイン領域のみで形成される。コア領域を構成するトランジスタは、砒素不純物から構成されるｎ- ソース／ドレイン領域と砒素不純物から構成されるｎ+ ソース／ドレイン領域で形成される。かつ、周辺回路を構成するトランジスタは、リン不純物から構成されるｎ- ソース／ドレイン領域と砒素不純物から構成されるｎ+ ソース／ドレイン領域で形成される。したがって、セルアレー領域を構成するトランジスタは、漏れ電流の増加を防止することにより、リフレッシュの特性を最大とすることができ、周辺回路領域及びコア領域のトランジスタのソース／ドレイン領域はＬＤＤ又はＤＤＤ構造で形成されているので、電流の駆動能力を向上させうる。かつ、コア領域のｎ- 不純物領域１０８は周辺回路領域のｎ- 不純物領域１０６よりも拡散度の低い不純物で形成されるので、不純物イオンの側面拡散による有効チャンネルの長さの減少を最小とすることができる。したがって、最小のデザインルールに応じてゲートの長さを周辺回路領域のものより短く形成しても、パンチスルーを防止できる。
【００２５】
図９は、本発明の第２実施例による半導体メモリ装置の製造方法を説明するための断面図である。
第２実施例による製造方法は、第２不純物領域１０８の形成工程までは第１実施例と同様である。ただし、第２実施例はスペーサの形成段階及びスペーサの形態において第１実施例と異なる。第２実施例では、スペーサ用の絶縁膜１１０を形成した後、セルアレー領域のみを覆う第３フォトレジストパターン１１１を形成する。次いで、第３フォトレジストパターン１１１を食刻マスクとして用いて絶縁膜１１０を異方性食刻することにより、コア領域及び周辺回路領域のゲート電極１０４及びキャッピング絶縁膜１０５の側壁にのみスペーサ１１０ａを形成し、セルアレー領域には絶縁膜をそのまま残す。しかしながら、第１実施例では、絶縁膜１１０の全体を異方性食刻することにより、図８に示したように、全領域にかけてスペーサ１１０ａを形成する。その他の後続く工程は第１実施例と同様に行われる。このように第３フォトレジストパターン１１１でセルアレー領域を覆った後、絶縁膜１１０を異方性食刻してスペーサを形成することにより、セルアレー領域に発生する基板の損傷を最小として漏れ電流の発生を防ぐことができる。
【００２６】
【発明の効果】
したがって、上述したように、本発明によれば、次のような効果が得られる。第一に、ソース／ドレイン領域が高濃度の砒素不純物で形成されれば、基板に結晶の欠陥が誘発される。特に、熱酸化工程又はイオン注入のような後続く工程時、その欠陥が深化して接合漏れ電流をもたらす。したがって、本発明のメモリ装置では、セルアレー領域のソース／ドレイン領域は低濃度（１０17〜１０19cm-3）のリン不純物のみで形成されるため、結晶欠陥の発生が最小となり、漏れ電流の発生を防ぐことができる。
【００２７】
第二に、デザインルールに直接影響を受けるコア回路領域のトランジスタにおいては、パンチスルーの改善が強く求められるため、拡散度がリンより低い砒素を用いてｎ- ソース／ドレイン領域を形成する。したがって、ソース／ドレインの側面拡散による有効チャンネルの長さの減少を最小としてパンチスルーマージンを増加させうる。
【００２８】
第三に、周辺回路領域を従来の方法のように、リンから構成されるｎ- ソース／ドレイン領域と砒素から構成されるｎ+ ソース／ドレイン領域のＬＤＤ又はＤＤＤ構造で形成することにより、電流の駆動能力を最適化させる。
本発明は前記実施例に限るものでなく、多くの変形が本発明の技術的な思想内で当分野の通常の知識を持つ者により可能なのは明らかである。
【図面の簡単な説明】
【図１】従来の半導体メモリ装置の断面図である。
【図２】本発明の第１実施例による半導体メモリ装置の断面図である。
【図３】図２のセルアレー領域のトランジスタの拡大断面図である。
【図４】コア領域のトランジスタの拡大断面図である。
【図５】周辺回路領域のトランジスタの拡大断面図である。
【図６】本発明の第１実施例による半導体メモリ装置の製造方法を示す断面図である。
【図７】本発明の第１実施例による半導体メモリ装置の製造方法を示す断面図である。
【図８】本発明の第１実施例による半導体メモリ装置の製造方法を示す断面図である。
【図９】本発明の第２実施例による半導体メモリ装置の製造方法を示す断面図である。
【符号の説明】
１００ 半導体基板
１０２ 素子分離酸化膜
１０３ ゲート絶縁膜
１０４ ゲート電極
１０５ キャッピング膜
１０６ 不純物領域
１０７ 第１フォトレジストパターン
１０８ 不純物領域
１０９ 第２フォトレジストパターン
１１０ 絶縁膜
１１０ａ スペーサ
１１１ 第３フォトレジストパターン
１１２ 不純物領域
Claims (10)
- データを貯蔵する複数のセルが配列されるセルアレー領域に形成され、ソース／ドレイン領域が低濃度の不純物領域のみからなる複数の第１スイッチング素子と、
前記データを感知するための回路が配列されるコア領域に形成され、ソース／ドレイン領域が同一のドープ剤で形成された高濃度の不純物領域と低濃度の不純物領域からなる複数の第２スイッチング素子と、
前記複数のセルを駆動させるための回路が配列される周辺回路領域に形成され、ソース／ドレイン領域が相異なるドープ剤で形成された高濃度の不純物領域と低濃度の不純物領域からなる複数の第３スイッチング素子とを含み、
前記第２スイッチング素子の低濃度の不純物領域を形成するドープ剤は、前記第３スイッチング素子の低濃度の不純物領域を形成するドープ剤よりも拡散度が低いことを特徴とする半導体メモリ装置。 - 前記第１スイッチング素子の不純物領域はリンで形成されることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記第２スイッチング素子の高濃度と低濃度の不純物領域を形成するドープ剤は砒素であることを特徴とする請求項１に記載の半導体メモリ装置。
- 前記第３スイッチング素子の高濃度の不純物領域を形成するドープ剤は砒素であり、低濃度の不純物領域を形成するドープ剤はリンであることを特徴とする請求項１に記載の半導体メモリ装置。
- データを貯蔵する複数のセルが配列されるセルアレー領域に形成され、ソース／ドレイン領域が低濃度のリン領域のみからなる複数の第１スイッチング素子と、
前記データを感知するための回路が配列されるコア領域に形成され、ソース／ドレイン領域が高濃度の砒素領域と低濃度の砒素領域からなる複数の第２スイッチング素子と、
前記複数のセルを駆動させるための回路が配列される周辺回路領域に形成され、ソース／ドレイン領域が高濃度の砒素領域と低濃度のリン領域からなる複数の第３スイッチング素子とを含むことを特徴とする半導体メモリ装置。 - データを貯蔵する複数のセルが配列されるセルアレー領域、前記データを感知するための回路が配列されるコア領域及び前記複数のセルを駆動させるための回路が配列される周辺回路領域をそれぞれ分離するための素子分離領域を半導体の基板上に形成する段階と、
前記半導体の基板上にゲート絶縁膜及び導電膜を積層した後、順次に食刻してゲート電極を形成する段階と、
写真工程により前記セルアレー領域及び周辺回路領域をオープンさせ、第１不純物をイオン注入することにより、前記セルアレー領域及び周辺回路領域に第１不純物領域を形成する段階と、
写真工程により前記コア領域をオープンさせ、第２不純物をイオン注入することにより、前記コア領域に第２不純物領域を形成する段階と、
前記第２不純物領域を形成する段階で用いたレジストパターンを取り除いた後、前記第２不純物領域が形成された前記基板の全面に絶縁膜を蒸着し、これを異方性食刻することにより、前記ゲート電極の側壁にスペーサを形成する段階と、
写真工程により前記コア領域及び周辺回路領域をオープンさせ、第３不純物をイオン注入することにより、前記コア領域及び周辺回路領域に前記第２不純物領域よりも高い不純物の濃度を有する第３不純物領域を形成する段階とを備え、
前記第２不純物は、前記第１不純物よりも拡散度が低いことを特徴とする半導体メモリ装置の製造方法。 - 前記第１不純物領域はリンから構成され、その濃度は１０17〜１０19cm-3であることを特徴とする請求項６に記載の半導体メモリ装置の製造方法。
- 前記第２不純物領域は砒素から構成され、その濃度は１０17〜１０19cm-3であることを特徴とする請求項６に記載の半導体メモリ装置の製造方法。
- 前記第３不純物領域は砒素から構成され、その濃度は１０18〜１０21cm-3であることを特徴とする請求項６に記載の半導体メモリ装置の製造方法。
- 前記スペーサを形成する段階は、
前記第２不純物領域を形成する段階で用いたレジストパターンを取り除いた後、前記第２不純物領域が形成された前記基板の全面に絶縁膜を蒸着する段階と、
写真工程により前記コア領域及び周辺回路領域に形成された絶縁膜を露出させる段階と、
露出された前記絶縁膜を異方性食刻して前記コア領域及び周辺回路領域に形成されたゲート電極の側壁にスペーサを形成する段階とからなることを特徴とする請求項６に記載の半導体メモリ装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960016252A KR100195209B1 (ko) | 1996-05-15 | 1996-05-15 | 반도체 메모리장치 및 그 제조방법 |
| KR1996P16252 | 1996-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041480A JPH1041480A (ja) | 1998-02-13 |
| JP3902831B2 true JP3902831B2 (ja) | 2007-04-11 |
Family
ID=19458794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11376397A Expired - Fee Related JP3902831B2 (ja) | 1996-05-15 | 1997-05-01 | 半導体メモリ装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5969395A (ja) |
| JP (1) | JP3902831B2 (ja) |
| KR (1) | KR100195209B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222254B1 (en) * | 1997-03-31 | 2001-04-24 | Intel Corporation | Thermal conducting trench in a semiconductor structure and method for forming the same |
| US7067406B2 (en) * | 1997-03-31 | 2006-06-27 | Intel Corporation | Thermal conducting trench in a semiconductor structure and method for forming the same |
| DE29722439U1 (de) * | 1997-12-18 | 1998-05-07 | Siemens AG, 80333 München | Halbleiterspeicher und Implantationsmaske |
| JP3246442B2 (ja) | 1998-05-27 | 2002-01-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6207491B1 (en) * | 1999-02-25 | 2001-03-27 | Vanguard International Semiconductor Corporation | Method for preventing silicon substrate loss in fabricating semiconductor device |
| TW466704B (en) * | 1999-09-10 | 2001-12-01 | Koninkl Philips Electronics Nv | Integrated circuit |
| KR100609557B1 (ko) * | 2000-06-30 | 2006-08-04 | 주식회사 하이닉스반도체 | 트랜지스터의 제조방법 |
| KR20020007848A (ko) * | 2000-07-19 | 2002-01-29 | 박종섭 | 반도체 소자 및 그의 제조 방법 |
| US20020123180A1 (en) | 2001-03-01 | 2002-09-05 | Peter Rabkin | Transistor and memory cell with ultra-short gate feature and method of fabricating the same |
| US6312999B1 (en) * | 2001-03-29 | 2001-11-06 | Chartered Semiconductor Manufacturing Ltd. | Method for forming PLDD structure with minimized lateral dopant diffusion |
| JP2003124339A (ja) * | 2001-10-11 | 2003-04-25 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR100467357B1 (ko) * | 2002-09-24 | 2005-01-24 | 삼성전자주식회사 | 모오스 트랜지스터 제조 방법 |
| US6716709B1 (en) * | 2002-12-31 | 2004-04-06 | Texas Instruments Incorporated | Transistors formed with grid or island implantation masks to form reduced diffusion-depth regions without additional masks and process steps |
| US6794254B1 (en) * | 2003-05-15 | 2004-09-21 | Taiwan Semiconductor Manufacturing Company | Embedded dual-port DRAM process |
| TWI312192B (en) * | 2006-09-18 | 2009-07-11 | Promos Technologies Inc | Semiconductor device and manufacture method thereof |
| US7948050B2 (en) * | 2007-01-11 | 2011-05-24 | International Business Machines Corporation | Core-shell nanowire transistor |
| KR20140108982A (ko) * | 2013-03-04 | 2014-09-15 | 삼성전자주식회사 | 메모리 장치 및 그 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4878100A (en) * | 1988-01-19 | 1989-10-31 | Texas Instruments Incorporated | Triple-implanted drain in transistor made by oxide sidewall-spacer method |
| US5021851A (en) * | 1988-05-03 | 1991-06-04 | Texas Instruments Incorporated | NMOS source/drain doping with both P and As |
| KR930009131B1 (ko) * | 1991-04-24 | 1993-09-23 | 삼성전자 주식회사 | 초고집적 반도체 메모리장치의 제조방법 |
| US5324680A (en) * | 1991-05-22 | 1994-06-28 | Samsung Electronics, Co. Ltd. | Semiconductor memory device and the fabrication method thereof |
-
1996
- 1996-05-15 KR KR1019960016252A patent/KR100195209B1/ko not_active IP Right Cessation
-
1997
- 1997-05-01 JP JP11376397A patent/JP3902831B2/ja not_active Expired - Fee Related
- 1997-05-12 US US08/854,874 patent/US5969395A/en not_active Expired - Lifetime
-
1999
- 1999-01-19 US US09/233,412 patent/US6162672A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5969395A (en) | 1999-10-19 |
| JPH1041480A (ja) | 1998-02-13 |
| KR970077653A (ko) | 1997-12-12 |
| US6162672A (en) | 2000-12-19 |
| KR100195209B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3902831B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JPH0821694B2 (ja) | 超高集積半導体メモリ装置の製造方法 | |
| JP3195618B2 (ja) | 超高集積半導体メモリ装置の製造方法 | |
| JP3623869B2 (ja) | 半導体メモリ装置の製造方法 | |
| JPH0621389A (ja) | 半導体装置及びその製造方法 | |
| US6297105B1 (en) | Method of forming asymmetric source/drain for a DRAM cell | |
| JP2908146B2 (ja) | 半導体装置およびその製造方法 | |
| KR100468704B1 (ko) | Dram 장치 및 그 제조 방법 | |
| KR20000043890A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100190108B1 (ko) | 메모리셀을 갖는 반도체소자의 트랜지스터 제조방법 | |
| JP2864850B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3566861B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH06216333A (ja) | 半導体記憶装置の製造方法 | |
| JPH098238A (ja) | 半導体メモリ装置及びその製造方法 | |
| KR970004955B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR0176163B1 (ko) | 스태틱 랜덤 억세스 메모리소자 및 그 제조방법 | |
| KR100687849B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| JP2862936B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6315748B2 (ja) | ||
| JPH10173146A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH07221275A (ja) | 半導体装置及びその製造方法 | |
| JPH05291530A (ja) | 半導体装置およびその製造方法 | |
| KR20000045470A (ko) | 반도체소자의 제조방법 | |
| JPH04322459A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH1032319A (ja) | 半導体メモリ素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061031 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |