KR20000043890A - 플래쉬 메모리 소자의 제조 방법 - Google Patents

플래쉬 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20000043890A
KR20000043890A KR1019980060328A KR19980060328A KR20000043890A KR 20000043890 A KR20000043890 A KR 20000043890A KR 1019980060328 A KR1019980060328 A KR 1019980060328A KR 19980060328 A KR19980060328 A KR 19980060328A KR 20000043890 A KR20000043890 A KR 20000043890A
Authority
KR
South Korea
Prior art keywords
source line
flash memory
memory device
layer
trench
Prior art date
Application number
KR1019980060328A
Other languages
English (en)
Other versions
KR100543637B1 (ko
Inventor
안병진
이희기
김민규
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980060328A priority Critical patent/KR100543637B1/ko
Publication of KR20000043890A publication Critical patent/KR20000043890A/ko
Application granted granted Critical
Publication of KR100543637B1 publication Critical patent/KR100543637B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
2. 발명이 이루고자하는 기술적 과제
SAS 공정을 이용하는 플래쉬 메모리 소자의 제조 공정에서 소오스 라인의 선폭이 감소하는 것을 방지하고 소오스 라인의 저항이 증가되는 것을 방지하므로써 소자의 성능을 향상시킬 수 있도록 한다.
3. 발명의 해결 방법의 요지
본 발명에서는 SAS 공정에서 공통 소오스 라인을 확정한 후 기판을 식각하여 트렌치를 형성하고, 트렌치에 경사 이온 주입 방법으로 불순물 이온을 주입한 후 소오스 및 드레인 형성을 위한 불순물 이온을 주입 공정을 실시하여 소오스 라인의 선폭을 대폭 증대시킬 수 있다.

Description

플래쉬 메모리 소자의 제조 방법
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 특히 자기정렬 소오스 공정에서의 고집적화로 소오스 라인의 선폭이 좁아지면서 소오스 저항 증가로 인한 소자 성능의 악화를 개선하기 위해 기판 식각 공정으로 트렌치 구조의 소오스 라인을 형성하여 셀의 전류 증가를 방지할 수 있는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
플래쉬 메모리 소자의 집적도를 향상시키기 위해 적층 구조의 셀에서 셀과 셀간의 소오스 공간을 좁히는 자기정렬 소오스(self-aligned source; 이하 SAS라 함) 공정을 이용하고 있다. 이를 위해 적층 구조의 게이트 전극이 형성된 상태에서 별도의 SAS 마스크를 이용한 포토리소그라피 공정 및 식각 공정을 실시하여 셀의 소오스 영역을 오픈한 후 인접된 셀과의 공통 소오스 라인을 형성하기 위해 필드 산화막을 제거하는 이방성(anisotropic) 식각 공정을 실시한다.
이러한 공정으로 셀의 소오스 라인을 형성하는 종래의 SAS 공정을 이용한 플래쉬 메모리 소자의 제조 방법을 도 1을 참조하여 설명하기로 한다.
도 1은 종래의 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 셀의 단면도이다.
반도체 기판(101)의 선택된 영역에 필드 산화막(도시안됨)을 형성하여 액티브 영역과 필드 영역을 분리한다. 액티브 영역의 반도체 기판(101) 상부에 터널 산화막(102), 제 1 폴리실리콘막(103), 유전체막(104), 제 2 폴리실리콘막(105), 텅스텐실리사이드막(106) 및 질화막(107)을 순차적으로 형성한다. 게이트 마스크를 이용한 포토리소그라피 공정 및 식각 공정을 실시하여 플로팅 게이트와 콘트롤 게이트가 적층된 스택 게이트를 형성한다. SAS 마스크를 이용하여 셀의 콘트롤 게이트(워드라인)을 따라 형성될 공통 소오스 라인을 확정한 후 불순물 이온 주입 공정을 실시하고, 인접된 셀과 셀간의 소오스 라인을 형성하기 위해 산화막 식각 공정으로 필드 산화막을 제거한다. 마스크 공정을 실시하여 셀 소오스 및 드레인 영역을 확정한 후 불순물 이온 주입 공정을 실시하여 소오스(108) 및 드레인(109)을 형성한다.
셀의 집적도를 향상시키기 위한 상기와 같은 SAS 공정은 소오스 라인의 폭을 감소시키면서 이루어지기 때문에 외부 저항(external resistance)의 증가를 가져온다. 이로 인해 소자 동작시 소오스 라인의 저항 증가에 의해 셀 전류를 감소시켜 소자의 성능을 저하시킨다.
따라서, 본 발명은 소오스 라인의 선폭이 감소하는 것을 방지하여 소오스 라인의 저항이 증가되는 것을 방지하므로써 소자의 성능을 향상시킬 수 있는 플래쉬 메모리 소자의 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 기판 상부의 선택된 영역에 플로팅 게이트 및 콘트롤 게이트가 적층된 스택 게이트를 형성하는 단계와, SAS 마스크를 이용한 포토리소그라피 공정 및 식각 공정을 실시하여 공통 소오스 라인을 확정하는 단계와, 상기 공통 소오스 라인을 확정하여 노출된 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 상기 트렌치에 불순물을 이온 주입하는 단계와, 셀 소오스 및 드레인 영역을 확정한 후 불순물 이온 주입 공정을 실시하여 소오스 및 드레인을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1은 종래의 플래쉬 메모리 소자의 제조 방법을 설명하기 위한 셀 단면도.
도 2(a) 내지 도 2(d)는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 셀 단면도.
<도면의 주요 부분에 대한 부호 설명>
101 및 201 : 반도체 기판 102 및 202 : 터널 산화막
103 및 203 : 제 1 폴리실리콘막 104 및 204 : 유전체막
105 및 205 : 제 2 폴리실리콘막 106 및 206 : 텅스텐실리사이드막
107 및 207 : 질화막 108 및 210 : 소오스
109 및 211 : 드레인 208 : 감광막
209 : 트렌치
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 설명하기 위해 순서적으로 도시한 셀의 단면도이다.
도 2(a)를 참조하면, 반도체 기판(201)상의 선택된 영역에 필드 산화막(도시안됨)을 형성하여 액티브 영역과 필드 영역을 확정한다. 액티브 영역의 반도체 기판(201) 상부에 터널 산화막(202), 제 1 폴리실리콘막(203), 유전체막(204), 제 2 폴리실리콘막(205), 텅스텐실리사이드막(206) 및 질화막(207)을 순차적으로 형성한다. 게이트 마스크를 이용한 포토리소그라피 공정 및 식각 공정을 실시하여 플로팅 게이트와 콘트롤 게이트가 적층된 스택 게이트를 형성한다.
도 2(b)를 참조하면, 전체 구조 상부에 감광막(208)을 형성한 후 SAS 마스크를 이용하여 패터닝한다. 이때, SAS 마스크에 의해 패터닝된 감광막(208)은 셀의 콘트롤 게이트(워드라인)를 따라 형성될 공통 소오스 라인을 노출시키도록 형성된다. 패터닝된 감광막(208)을 마스크로 인접된 셀과 셀간을 잇는 소오스 라인을 형성하기 위해 필드 산화막을 제거한다. 소오스 라인의 유효 폭(effective width)을 증가시키기 위해 비등방성 식각 공정으로 기판을 식각하여 트렌치(209)를 형성한다.
도 2(c)를 참조하면, 패터닝된 감광막(208)을 마스크로 경사 이온 주입(tilting implantation) 방법으로 불순물을 이온 주입한다. 이때, 주입되는 불순물 이온의 양은 두 번에 걸쳐 나누어 주입한다.
도 2(d)를 참조하면, 패터닝된 감광막(208)을 제거하고 전체 구조 상부에 또다른 감광막(도시안됨)을 형성한 후 마스크 공정으로 셀 소오스 및 드레인 영역을 확정한다. 불순물 이온 주입 공정을 실시하여 소오스(210) 및 드레인(211)을 형성한다.
이후, 층간 절연막을 형성한 후 셀의 소오스, 드레인 및 게이트 단자를 연결시키기 위한 콘택을 형성한다. 그리고 소자 보호막을 형성하는 등의 일반적인 반도체 소자의 제조 공정을 실시한다.
상술한 바와 같이 본 발명에 의하면 종래에 비해 소오스 라인을 약 2배 정도 넓게 형성할 수 있다. 따라서, 동일한 디자인 룰에 의한 같은 셀 면적에서도 소오스 라인의 선폭 증가를 얻을 수 있어 셀 정보를 읽을 경우 셀의 전류는 증가하게 되고, 소자의 성능을 향상시킬 수 있다. 이와 같이 본 발명에 따라 플래쉬 메모리 소자를 제조하면 차세대 소자 제조시 셀의 고집적화를 실현하면서 셀의 성능 또한 향상시킬 수 있다.

Claims (4)

  1. 반도체 기판 상부의 선택된 영역에 플로팅 게이트 및 콘트롤 게이트가 적층된 스택 게이트를 형성하는 단계와,
    SAS 마스크를 이용한 포토리소그라피 공정 및 식각 공정을 실시하여 공통 소오스 라인을 확정하는 단계와,
    상기 공통 소오스 라인을 확정하여 노출된 반도체 기판을 식각하여 트렌치를 형성하는 단계와,
    상기 트렌치에 불순물을 이온 주입하는 단계와,
    셀 소오스 및 드레인 영역을 확정한 후 불순물 이온 주입 공정을 실시하여 소오스 및 드레인을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 트렌치는 비등방성 식각 공정에 의해 형성되는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 트렌치에 주입되는 불순물 이온은 경사 이온 주입 방법에 의해 주입되는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
  4. 제 3 항에 있어서, 상기 경사 이온 주입 방법에 의해 주입되는 불순물 이온은 두 번에 걸쳐 나누어 동일하게 주입하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조 방법.
KR1019980060328A 1998-12-29 1998-12-29 플래쉬 메모리 소자의 제조 방법 KR100543637B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060328A KR100543637B1 (ko) 1998-12-29 1998-12-29 플래쉬 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060328A KR100543637B1 (ko) 1998-12-29 1998-12-29 플래쉬 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20000043890A true KR20000043890A (ko) 2000-07-15
KR100543637B1 KR100543637B1 (ko) 2006-03-28

Family

ID=19567146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060328A KR100543637B1 (ko) 1998-12-29 1998-12-29 플래쉬 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100543637B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661230B1 (ko) * 2004-12-30 2006-12-22 동부일렉트로닉스 주식회사 플래시 메모리 셀 및 그 제조 방법
US7195977B2 (en) 2003-10-01 2007-03-27 Dongbu Electronics Co., Ltd. Method for fabricating a semiconductor device
KR100861792B1 (ko) * 2002-07-16 2008-10-08 매그나칩 반도체 유한회사 매몰 소오스라인을 구비하는 노아형 플래쉬 메모리 소자 및 그 제조방법
KR100884472B1 (ko) * 2002-12-30 2009-02-20 동부일렉트로닉스 주식회사 플래시 메모리의 제조 방법
KR100958632B1 (ko) * 2007-05-17 2010-05-20 주식회사 동부하이텍 플래쉬 메모리 소자의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278438A (en) * 1991-12-19 1994-01-11 North American Philips Corporation Electrically erasable and programmable read-only memory with source and drain regions along sidewalls of a trench structure
KR0182869B1 (ko) * 1995-09-14 1999-03-20 김주용 비휘발성 메모리 셀 및 그 제조방법
JPH09252058A (ja) * 1996-03-15 1997-09-22 Rohm Co Ltd 半導体記憶装置の製造方法および半導体記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861792B1 (ko) * 2002-07-16 2008-10-08 매그나칩 반도체 유한회사 매몰 소오스라인을 구비하는 노아형 플래쉬 메모리 소자 및 그 제조방법
KR100884472B1 (ko) * 2002-12-30 2009-02-20 동부일렉트로닉스 주식회사 플래시 메모리의 제조 방법
US7195977B2 (en) 2003-10-01 2007-03-27 Dongbu Electronics Co., Ltd. Method for fabricating a semiconductor device
KR100661230B1 (ko) * 2004-12-30 2006-12-22 동부일렉트로닉스 주식회사 플래시 메모리 셀 및 그 제조 방법
KR100958632B1 (ko) * 2007-05-17 2010-05-20 주식회사 동부하이텍 플래쉬 메모리 소자의 제조방법

Also Published As

Publication number Publication date
KR100543637B1 (ko) 2006-03-28

Similar Documents

Publication Publication Date Title
KR100339024B1 (ko) 플래쉬메모리장치의센스앰프회로
JP3902831B2 (ja) 半導体メモリ装置及びその製造方法
US20020081799A1 (en) Contact fabrication method for semiconductor device
US6133103A (en) Method for fabricating mask ROM
US6110779A (en) Method and structure of etching a memory cell polysilicon gate layer using resist mask and etched silicon oxynitride
KR100624923B1 (ko) 플래쉬 메모리 셀의 제조 방법
KR100543637B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR20020049929A (ko) 플래쉬 메모리 소자의 제조 방법
US20030122171A1 (en) Vertical read-only memory and fabrication thereof
KR100642383B1 (ko) 개선된 소거효율을 갖는 플래시 메모리소자 및 그 제조방법
US6511882B1 (en) Method for preventing the leakage path in embedded non-volatile memory
KR100519163B1 (ko) 플래쉬 메모리 소자의 제조 방법_
KR100423577B1 (ko) 플래쉬 메모리 소자의 제조방법
JP2009060137A (ja) 半導体集積回路デバイス
KR100486120B1 (ko) Ｍｏｓ 트랜지스터의 형성 방법
KR100262002B1 (ko) 플래쉬 메모리 제조방법
KR20010065173A (ko) 플래쉬 메모리 소자의 제조방법
KR100314731B1 (ko) 멀티비트플래쉬메모리장치의제조방법
KR100418090B1 (ko) 반도체 소자의 제조 방법
KR100316527B1 (ko) 플래시 메모리 제조방법
KR20000044855A (ko) 플래쉬 메모리 소자의 제조 방법
KR100687849B1 (ko) 반도체 메모리 소자의 제조방법
JPH05251712A (ja) 不揮発性半導体記憶装置の製造方法
KR100209719B1 (ko) 마스크롬 셀 제조방법
KR100538065B1 (ko) 멀티 비트 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee