KR970004955B1 - 반도체 메모리장치 및 그 제조방법 - Google Patents
반도체 메모리장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR970004955B1 KR970004955B1 KR1019930013693A KR930013693A KR970004955B1 KR 970004955 B1 KR970004955 B1 KR 970004955B1 KR 1019930013693 A KR1019930013693 A KR 1019930013693A KR 930013693 A KR930013693 A KR 930013693A KR 970004955 B1 KR970004955 B1 KR 970004955B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- protrusion
- insulating film
- concentration impurity
- word line
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000002955 isolation Methods 0.000 claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 디램셀 구조도.
제2도는 본 발명의 디램셀 구조도.
제3도는 본 발명의 디램셀 제조공정순서도.
*도면의 주요 부분에 대한 부호의 설명
10 : 실리콘기판 11 : 소자분리절연막
12 : 게이트산화막 13 : 워드선
14 : n-영역 15 : n+영역
16 : 절연막스페이서 17 : 절연층
18 : 비트선
본 발명은 반도체 메모리장치 및 그 제조방법에 관한 것으로 특히, 고집적화에 적당하도록 한 DRAM(Dynamic Random Access Memory)셀구조 및 이의 제조방법에 관한 것이다.
종래 스택(stack)형 DRAM셀의 구조를 제1도를 참조하여 설명하면 다음과 같다.
기판(1)상의 액티브영역에 워드라인(3)이 형성되고 인접한 2개의 워드라인 사이의 액티브영역 즉, 기판 불순물영역(2)에 비트선 콘택이 형성되며 이 비트선 콘택상에 비트선(5)이 형성된다.
그리고 상기 워드라인의 다른쪽 기판 불순물영역(2)에는 커패시터 노드(6)가 접속되게 됨으로써 비트선 콘택과 노드콘택이 한 평면상에 존재하게 된다.
이와 같은 종래의 DRAM셀 구조에 있어서는 비트선 콘택형성시 워드선과 단락될 가능성이 있으며 워드선이 리소그래피공정에 의해 형성되기 때문에 스케일링 다운(Scaling down)에 한계가 있으며, 또한 워드선이 기판에 평행하게 형성되므로 면적축소에 어려움이 많은 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 고집적화에 유리한 반도체 메모리 셀 구조와 이의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리장치는 소자분리절연막(11)에 의해 분리된 기판의 활성영역내에 식각에 의해 선택적으로 돌출부를 갖춘 기판 돌출부, 상기 기판 돌출부의 측벽면에 형성된 게이트절연막(12), 상기 게이트절연막 위에 형성된 측벽 스페이서 형태의 워드선(13), 상기 워드선위에 고농도 불순물영역을 형성하기 위한 게이트 절연막 스페이서, 상기 기판 돌출부 상부쪽 및 상기 기판 돌출부 양쪽 기판의 식각된 표면의 소정부분에 형성된 저농도 불순물영역, 상기 저농도 불순물영역내에 형성된 고농도 불순물영역, 상기 기판 돌출부의 상부면에 접촉되도록 형성된 비트선(18)을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위해 본 발명의 반도체 메모리장치 제조방법은 반도체기판(10)에 소자분리절연막(11)을 형성하여 활성영역과 소자분리영역을 구분하는 공정과, 상기 활성영역을 식각하여 소정부위에 돌출부를 형성하는 공정, 상기 돌출부를 포함한 기판 표면에 게이트 문턱전압 조절을 위한 이온주입 공정, 상기 돌출부의 측면에 절연막을 형성하는 공정, 상기 절연막위에 워드선을 형성하는 공정, 상기 기판에 이온을 주입하여 상기 돌출부 및 상기 돌출부 양쪽에 저농도 불순물영역을 형성하는 공정, 상기 워드선위에 절연막 스페이서를 형성하는 공정, 상기 기판에 이온을 주입하여 상기 저농도 불순물영역내에 고농도 불순물영역을 형성하는 공정, 상기 고농도 불순물영역을 포함한 기판 전면에 절연층(17)을 형성하는 공정, 상기 노출된 기판 돌출부를 포함한 전면에 도전물질을 증착한 후 패터닝하여 비트선(18)을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 도시된 바와 같이 본 발명의 DRAM셀은 식각에 의해 소정부분에 돌출부가 형성된 기판의 상기 돌출부 측벽면에 측벽스페이서 형태로 된 워드선(12)이 형성되고 돌출부 상부면과 식각된 기판 표면부위에 LDD 구조의 소오스와 드레인이 형성되며 상기 돌출부 상부면에 비트선 콘택이 형성되고 이에 접속되는 비트선(18)이 절연층(17)을 개재하여 평행하게 형성된 구조로 되어있다.
이와 같이 본 발명의 DRAM셀은 패스 트랜지스터가 수직구조로 되어 있으며 이에 따라 면적이 감소되는 효과를 가진다.
다음에 제3도를 참조하여 본 발명의 DRAM셀 제조방법을 설명하면 다음과 같다.
먼저, P형 반도체기판(10)의 소자분리 영역에 소자분리절연막(11)을 형성하여 활성영역과 소자분리영역을 정의한 후 제3도(a)에 도시된 바와 같이 반도체기판(10)의 소자분리영역에 소자분리절연막(11)을 형성하고 상기 소자분리절연막(11)을 포함한 반도체기판(10)을 선택적으로 식각하여 돌출부를 형성한다.
이어, 제3도(b)와 같이 반도체기판(10) 및 돌출부에 게이트전극의 문턱전압을 조절하기 위한 이온주입을 실시하고 돌출부를 포함한 반도체기판(10)상에 게이트절연막(12)을 증착한다.
상기 게이트절연막(12)상에 폴리실리콘을 증착하고 이방성 식각하여 돌출부의 측면에 대응하는 게이트절연막(12)상에 스페이서 게이트전극(워드선)(13)을 형성한다.
이어, 상기 게이트전극을 마스크로 이용하여 상기 돌출부의 상측부와 게이트전극으로부터 연장되는 반도체기판(10)에 n형 저농도 불순물영역(14)을 형성한다.
이어서, 제3도(c)와 같이 게이트전극(13)을 포함한 반도체기판(10)상에 절연막을 증착한 후 이방성 식각하여 게이트전극(13)의 측면에 절연막 스페이서(16)를 형성한다.
상기 절연막 스페이서(16)를 마스크로 이용한 이온주입을 통해 n형 고농도 불순물영역(15)을 상기 돌출부 상측의 n형 저농도 불순물영역(14)상에 절연막 스페이서(16)로 연장되는 반도체기판(10)에 형성한다.
이어서 상기 고농도 불순물영역을 포함한 전면에 절연측(17)을 형성한 후 상기 돌출부에 비트선 콘택을 오픈시킨 다음 도전물질을 증착하고 패터닝하여 비트선(18)을 형성함으로써 제2도의 구조를 완성한다.
이상과 같이 본 발명은 DRAM의 워드선을 리소그래피공정을 사용하지 않고 형성하므로 선 폭을 리소그래피 한계 이하로 감소시킬 수 있다.
그리고 돌출부가 형성되므로 인해 상기 돌출부 양쪽에 형성되는 소오스영역과 드레인영역과의 채널이 기판에 수직형태로 형성되어 패스 트랜지스터가 수직으로 동작되므로 면적을 줄일 수 있어 고집적화에 유리하다.
Claims (5)
- 소자분리절연막(11)에 의해 분리된 기판의 활성영역내에 식각에 의해 선택적으로 동풀부를 갖춘 기판 돌출부, 상기 기판 돌출부의 측벽면에 형성된 게이트절연막(12), 상기 게이트절연막위에 형성된 측벽 스페이서 형태의 워드선(13), 상기 워드선위에 고농도 불순물영역을 형성하기 위한 게이트절연막 스페이서, 상기 기판 돌출부 상부쪽 및 상기 기판 돌출부 양쪽 기판의 식각된 표면의 소정부분에 형성된 저농도 불순물영역, 상기 저농도 불순물영역내에 형성된 고농도 불순물영역, 상기 기판 돌출부의 상부면에 접촉되도록 형성된 비트선(18)을 포함하는 것을 특징으로 하는 반도체 메모리장치.
- 제1항에 있어서, 상기 워드선(13)측면에 형성된 절연막 스페이서가 더 포함됨을 특징으로 하는 반도체 메모리장치.
- 제 1항에 있어서, 상기 워드선(13)은 소자분리영역(11)과 평행을 이루며 형성된 것을 특징으로 하는 반도체 메모리장치.
- 제 1항에 있어서, 상기 워드선(13)은 소자분리영역(11)과 수직을 이루며 형성된 것을 특징으로 하는 반도체 메모리장치.
- 반도체기판(10)에 소자분리절연막(11)을 형성하여 활성영역과 소자분리영역을 구분하는 공정과, 상기 활성영역을 식각하여 소정부위에 돌출부를 형성하는 공정, 상기 돌출부를 포함한 기판 표면에 게이트 문턱전압 조절을 위한 이온주입 공정, 상기 돌출부의 측면에 절연막을 형성하는 공정, 상기 절연막위에 워드선을 형성하는 공정, 상기 기판에 이온을 주입하여 상기 돌출부 및 상기 돌출부 양쪽에 저농도 불순물영역을 형성하는 공정, 상기 워드선위에 절연막 스페이서를 형성하는 공정, 상기 기판에 이온을 주입하여 상기 저농도 불순물영역내에 고농도 불순물영역을 형성하는 공정, 상기 고농도 불순물영역을 포함한 기판 전면에 절연층(17)을 형성하는 공정, 상기 절연층을 선택적으로 제거하여 기판 돌출부 상부면을 노출시키는 공정, 상기 노출된 기판 돌출부를 포함한 전면에 도전물질을 증착한 후 패터닝하여 비트선(18)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930013693A KR970004955B1 (ko) | 1993-07-20 | 1993-07-20 | 반도체 메모리장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930013693A KR970004955B1 (ko) | 1993-07-20 | 1993-07-20 | 반도체 메모리장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004546A KR950004546A (ko) | 1995-02-18 |
| KR970004955B1 true KR970004955B1 (ko) | 1997-04-10 |
Family
ID=19359626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930013693A KR970004955B1 (ko) | 1993-07-20 | 1993-07-20 | 반도체 메모리장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970004955B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102389588B1 (ko) * | 2020-06-17 | 2022-04-21 | 주식회사 한화 | 포탄용 신관 안전장치의 장전시간 측정장치 및 포탄용 신관 안전장치의 장전시간 측정방법 |
-
1993
- 1993-07-20 KR KR1019930013693A patent/KR970004955B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950004546A (ko) | 1995-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208172A (en) | Method for forming a raised vertical transistor | |
| US5444282A (en) | Semiconductor device and a method of manufacturing thereof | |
| US7550352B2 (en) | MOS transistor having a recessed gate electrode and fabrication method thereof | |
| US6548862B2 (en) | Structure of semiconductor device and method for manufacturing the same | |
| JPH02250331A (ja) | 半導体装置およびその製造方法 | |
| JP3902831B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| US6977421B2 (en) | Semiconductor constructions | |
| JPH04328864A (ja) | 超高集積半導体メモリ装置の製造方法 | |
| JPH07147415A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5585284A (en) | Method of manufacturing a SOI DRAM | |
| KR100396901B1 (ko) | 에피택셜층들을 이용하는 트랜지스터 구조 및 그 제조방법 | |
| KR970004955B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| US11367778B2 (en) | MOSFET device structure with air-gaps in spacer and methods for forming the same | |
| KR910017675A (ko) | 고전압 mos트랜지스터 및 그 제조방법 과 고전압 mos 트랜지스터를 갖는 반도체 장치 및 그 제조방법 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR100602113B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| JPH098238A (ja) | 半導体メモリ装置及びその製造方法 | |
| KR0152937B1 (ko) | 반도체 소자 제조방법 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| KR940010926B1 (ko) | Mos트랜지스터 반도체 장치 및 그의 제조방법 | |
| KR100362187B1 (ko) | 박막트랜지스터제조방법 | |
| KR20030059475A (ko) | 반도체 소자의 제조방법 | |
| KR100672737B1 (ko) | Ｅｓｄ용 반도체 소자 및 그 제조방법 | |
| KR100260484B1 (ko) | 박막트랜지스터 및 그 형성 방법 | |
| KR100252855B1 (ko) | 디램 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |