KR100672737B1 - Esd용 반도체 소자 및 그 제조방법 - Google Patents
Esd용 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100672737B1 KR100672737B1 KR1020000086629A KR20000086629A KR100672737B1 KR 100672737 B1 KR100672737 B1 KR 100672737B1 KR 1020000086629 A KR1020000086629 A KR 1020000086629A KR 20000086629 A KR20000086629 A KR 20000086629A KR 100672737 B1 KR100672737 B1 KR 100672737B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- dummy
- semiconductor device
- esd
- dummy gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/0251—Graded layers
Abstract
Description
Claims (9)
- 셀영역과 논리영역으로 정의되는 ESD용 반도체 소자에 있어서,상기 논리영역 상에 형성된 산화막;상기 산화막 상부의 소정 부위에 차례로 형성된 게이트, 복수개의 더미 게이트, 패드;상기 게이트 및 더미 게이트 양측벽에 형성된 측벽스페이서;상기 게이트, 더미 게이트, 패드, 측벽스페이서를 마스크로 하여 형성된 불순물영역으로 구성되는 것을 특징으로 하는 ESD용 반도체 소자.
- 제 1 항에 있어서, 상기 더미 게이트와 더미 게이트 양측에 형성된 불순물 영역은 더미 트랜지스터를 구성하여 인위적인 펀치-스로우를 발생시키는 것을 특징으로 하는 것을 특징으로 하는 ESD용 반도체 소자.
- 셀영역과 논리영역으로 정의되는 ESD용 반도체 소자에 있어서,상기 논리영역 상에 산화막을 형성하는 단계;상기 산화막 상부의 소정 부위에 포토 및 식각공정을 이용하여 게이트, 복수개의 더미 게이, 패드를 차례대로 형성하는 단계;상기 게이트 및 더미 게이트 양측벽에 측벽스페이서를 형성하는 단계;상기 게이트, 더미 게이트, 패드, 측벽스페이서를 마스크로 하여 반도체 기 판 내에 불순물영역을 형성하는 단계로 이루어지는 것을 특징으로 하는 ESD용 반도체 소자의 제조방법.
- 제 3 항에 있어서, 상기 더미 게이트와 더미 게이트 양측에 불순물 영역을 형성함으로써 더미 트랜지스터를 형성하는 것을 특징으로 하는 ESD용 반도체 소자의 제조방법.
- 제 4 항에 있어서, 상기 더미 트랜지스터는 각각 0.3㎛이하로 설계하는 것을 특징으로 하는 ESD용 반도체 소자의 제조방법.
- 제 4 항에 있어서, 상기 더미 트랜지스터의 수는 저항치를 고려하여 결정하는 것을 특징으로 하는 ESD용 반도체 소자의 제조방법.
- 제 3 항에 있어서, 상기 더미 게이트는 스틱형으로 길게 형성하는 것을 특징으로 하는 ESD용 반도체 소자의 제조방법.
- 제 3 항에 있어서, 상기 게이트, 패드, 더미 게이트는 동시에 형성하는 것을 특징으로 하는 ESD용 반도체 소자의 제조방법.
- 제 3 항에 있어서, 상기 게이트, 패드, 더미 게이트 형성시 살리사이드 기술 적용을 더 포함하는 것을 특징으로 하는 ESD용 반도체 소자의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000086629A KR100672737B1 (ko) | 2000-12-30 | 2000-12-30 | Esd용 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000086629A KR100672737B1 (ko) | 2000-12-30 | 2000-12-30 | Esd용 반도체 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020058520A KR20020058520A (ko) | 2002-07-12 |
KR100672737B1 true KR100672737B1 (ko) | 2007-01-23 |
Family
ID=27689614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000086629A KR100672737B1 (ko) | 2000-12-30 | 2000-12-30 | Esd용 반도체 소자 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100672737B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980016796A (ko) * | 1996-08-29 | 1998-06-05 | 김광호 | 정전기 방전소자 |
KR19980028442A (ko) * | 1996-10-22 | 1998-07-15 | 김광호 | 정전기 보호 소자 |
KR19980037816A (ko) * | 1996-11-22 | 1998-08-05 | 김광호 | 정전기 보호소자 |
KR19990065454A (ko) * | 1998-01-13 | 1999-08-05 | 구본준 | 이에스디 보호회로 및 그 제조방법 |
KR20000046751A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 정전방전회로를 포함하는 반도체장치 및 그의 제조방법 |
-
2000
- 2000-12-30 KR KR1020000086629A patent/KR100672737B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980016796A (ko) * | 1996-08-29 | 1998-06-05 | 김광호 | 정전기 방전소자 |
KR19980028442A (ko) * | 1996-10-22 | 1998-07-15 | 김광호 | 정전기 보호 소자 |
KR19980037816A (ko) * | 1996-11-22 | 1998-08-05 | 김광호 | 정전기 보호소자 |
KR19990065454A (ko) * | 1998-01-13 | 1999-08-05 | 구본준 | 이에스디 보호회로 및 그 제조방법 |
KR20000046751A (ko) * | 1998-12-31 | 2000-07-25 | 김영환 | 정전방전회로를 포함하는 반도체장치 및 그의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20020058520A (ko) | 2002-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101144025B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2004528719A (ja) | 静電気放電保護のためのツェナーダイオードを備える二重拡散金属酸化膜半導体トランジスタ | |
US5952700A (en) | MOSFET device with unsymmetrical LDD region | |
US6835624B2 (en) | Semiconductor device for protecting electrostatic discharge and method of fabricating the same | |
US5949103A (en) | MOSFET with tunneling insulation and fabrication method thereof | |
JP2002324847A (ja) | 半導体装置およびその製造方法 | |
JPH08125180A (ja) | 半導体装置およびその製造方法 | |
KR19990065891A (ko) | 통합 반도체 소자의 제조방법 | |
US6277694B1 (en) | Fabrication method for a metal oxide semiconductor having a double diffused drain | |
KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
KR100707900B1 (ko) | 반도체 장치의 제조 방법 | |
KR100672737B1 (ko) | Esd용 반도체 소자 및 그 제조방법 | |
KR100290900B1 (ko) | 정전기 보호용 트랜지스터의 제조 방법 | |
US6461922B1 (en) | Method for the integration of resistors and esd self-protected transistors in an integrated device with a memory matrix manufactured by means of a process featuring self-aligned source (sas) formation and junction salicidation | |
JP2826024B2 (ja) | Mos型トランジスタの製造方法 | |
KR100245814B1 (ko) | 정전기 보호 트랜지스터와 이를 가진 반도체장치의 제조방법 | |
KR100252870B1 (ko) | 반도체소자의 제조방법 | |
KR100336559B1 (ko) | 반도체장치 및 그 제조방법 | |
KR100565452B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR19990017331A (ko) | 바이씨모스 소자의 제조방법 | |
JP2000188389A (ja) | 半導体装置及びその製造方法 | |
KR20010059530A (ko) | 반도체소자의 트랜지스터 형성방법 | |
KR20030002837A (ko) | 정전기 보호장치가 구비된 반도체 장치의 제조방법 | |
KR100469149B1 (ko) | 반도체소자의제조방법 | |
JPH06283671A (ja) | 負の動作抵抗の可能な電子部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181218 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191217 Year of fee payment: 14 |