KR950004546A - 반도체 메모리장치 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 메모리 장치 및 이의 제조방법에 관한 것으로, 소자분리 절연막(11)에 의해 활성영역과 소자분리영역으로 구분되고, 식각에 의해 소정부위에 형성된 돌출부를 갖춘 반도체 기판(10)과, 상기 기판 돌출부의 측면벽에 게이트 절연막(12)을 개재하여 형성된 측벽 스페이서 형태의 워드선(13), 상기 기판 돌출부 상부면 및 기판의 식각된 표면의 소정부분에 형성된 소오스영역과 드레인영역, 절연층(17)을 개재하여 상기 기판돌출부 상부면에 접촉되면서 기판과 평행하게 형성된 비트선(18)을 포함하여 구성되는 반도체 메모리 장치를 제공함으로써 반도체 메모리 장치의 고집적화를 도모한다.

Description

반도체 메모리장치 및 그 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 2 도는 본 발명의 디램셀 구조도, 제 3 도는 본 발명의 디램셀 제조공정순서도.

Claims (5)

1. 소자분리 절연막(11)에 의해 활성영역과 소자분리영역으로 구분되고, 식각에 의해 소정부위에 형성된 돌출부를 갖춘 반도체 기판(10)과, 상기 기판돌출부의 측벽면에 게이트 절연막(12)을 개재하여 형성된 측벽 스페이서 형태의 워드선(13), 상기 기판 돌출부 상부면 및 기판의 식각된 표면의 소정부분에 형성된 소오스영역과 드레인영역, 절연층(17)을 개재하여 상기 기판돌출부 상부면에 접촉되면서 기판과 평행하게 형성된 비트선(18)을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
2. 제 1 항에 있어서, 상기 워드선(13) 측면에 형성된 절연막 스페이서(16)가 더 포함됨을 특징으로 하는 반도체 메모리장치.
3. 제 1 항에 있어서, 상기 비트선(18)이 소자분리영역(11)과 평행을 이루며 형성된 것을 특징으로 하는 반도체 메모리장치.
4. 제 1 항에 있어서, 상기 워드선(18)은 소자분리영역(11)과 수직을 이루며 형성된 것을 특징으로 하는 반도체 메모리장치.
5. 반도체 기판(10)에 소자분리절연막(11)을 형성하여 활성영역과 소자분리영역을 구분하는 공정과, 반도체 기판(10)을 선택적으로 식각하여 소정부위에 돌출부를 형성하는 공정, 결과물 전면에 게이트 절연막(12)을 형성하는 공정, 결과물 전면에 폴리실리콘을 증착하고 이방성 식각하여 워드선(13)을 형성하는 공정, 저농도로 불순물을 이온 주입하는 공정, 결과물 전면에 절연물질을 증착하고 이방성 식각하여 상기 워드선(13) 측면에 절연막 스페이서(16)를 형성하는 공정, 고농도로 불순물을 이온 주입하는 공정, 결과물 전면에 절연층(17)을 형성하는 공정, 상기 기판돌출부 상부면을 노출시키는 공정, 결과물상에 도전물질을 증착하여 패터닝하여 비트선(18)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.