KR950007079A - 반도체 메모리장치의 제조방법 - Google Patents
반도체 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR950007079A KR950007079A KR1019930016131A KR930016131A KR950007079A KR 950007079 A KR950007079 A KR 950007079A KR 1019930016131 A KR1019930016131 A KR 1019930016131A KR 930016131 A KR930016131 A KR 930016131A KR 950007079 A KR950007079 A KR 950007079A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- oxide film
- forming
- trench
- region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 239000004065 semiconductor Substances 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract 6
- 238000005468 ion implantation Methods 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims abstract 5
- 238000000151 deposition Methods 0.000 claims abstract 4
- 238000000059 patterning Methods 0.000 claims abstract 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 4
- 229920005591 polysilicon Polymers 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 abstract 2
- 230000010354 integration Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리장치의 제조방법에 관한 것으로, NAND셀 마스크롬의 집적도를 향상시키기 위한 방법으로서 제1도전형 기판 소정부분에 이온주입에 의해 제1디플리션영역을 형성하는 공정과, 제1게이트 산화막, 폴리실리콘층, 캡산화막을 차례로 증착하고 패터닝하여 제1게이트를 형성하는 공정, 제2도전형의 불순물을 이온주입하여 조농도 불순물영역을 형성하는 공정, 상기 게이트 측면에 사이드월을 형성하는 공정, 상기 사이드월 및 제1게이트 상부의 캡산화막을 마스크로 하여 기판의 저농도 불순물영역의 소정부위를 식각하여 트렌치를 형성하는 공정, 상기 트렌치하면에 이온주입에 의해 제2디플리션영역을 형성하는 공정, 상기 캡산화막 및 사이드월을 제거하고 상기 트렌치 내면을 포함한 결과물 전면에 제2게이트 산화막을 형성하는 공정, 결과물 전면에 폴리실리콘을 증착하고 패터닝하여 상기 인접한 제1게이트 사이의 트렌치 영역에 제2게이트를 형성하는 공정, 소정 영역에 선택적으로 데이터를 기입하기 위한 코딩 이온주입을 행하는 공정을 포함하여 이루어지는 것을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 NAND셀 마스크롬의 제조방법을 도시한 공정순서도.
Claims (1)
- 제1도전형 기판(1)소정부분에 이온주입에 의해 제1디플리션영역(4)을 형성하는 공정과, 제1게이트 산화막(2a), 폴리실리콘층(5), 캡산화막(6)을 차례로 증착하고 패터닝하여 제1게이트(5)를 형성하는 공정, 제2도전형의 불순물을 이온주입하여 저농도 불순물영역(8)을 형성하는 공정, 상기 게이트(5)측면에 사이드월(9)을 형성하는 공정, 상기 사이드월(9) 및 제1게이트(5)상부의 캡산화막(6)을 마스크로 하여 기판의 저농도 불순물영역(8)의 소정부위를 식각하여 트렌치(10)를 형성하는 공정, 상기 트렌치(10)하면에 이온주입에 의해 제2디플리션영역(12)을 형성하는 공정, 상기 캡산화막(6) 및 사이드월(9)을 제거하고 상기 트랜치 내면을 포함한 결과 물 전면에 제2게이트 산화막(11a)을 형성하는 공정, 결과물 전면에 폴리실리콘(13)을 증착하고 패터닝하여 상기 인접한 제1게이트(5)사이의 트렌치 영역에 제2게이트(13)를 형성하는 공정, 소정 영역에 선택적으로 데이터를 기입하기 위한 코딩 이온주입을 행하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93016131A KR970009100B1 (en) | 1993-08-19 | 1993-08-19 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93016131A KR970009100B1 (en) | 1993-08-19 | 1993-08-19 | Semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950007079A true KR950007079A (ko) | 1995-03-21 |
| KR970009100B1 KR970009100B1 (en) | 1997-06-05 |
Family
ID=19361601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93016131A KR970009100B1 (en) | 1993-08-19 | 1993-08-19 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970009100B1 (ko) |
-
1993
- 1993-08-19 KR KR93016131A patent/KR970009100B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970009100B1 (en) | 1997-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950021643A (ko) | 디램셀 제조방법 | |
| KR980006542A (ko) | 반도체소자 제조방법 | |
| US6329247B1 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| KR0135047B1 (ko) | 반도체 읽기 전용 기억 장치의 코딩 방법 | |
| KR970054236A (ko) | 플래쉬 메모리 소자 및 그 제조방법 | |
| KR950007079A (ko) | 반도체 메모리장치의 제조방법 | |
| KR970003952A (ko) | 스태틱 랜덤 액세스 메모리 및 그 제조방법 | |
| KR960006051A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR960012498A (ko) | 비휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| KR19980066418A (ko) | 셀 영역 및 주변영역의 퍼포먼스를 개선한 반도체 장치의 제조방법 | |
| KR950012717A (ko) | 반도체 소자 제조 방법 | |
| KR950004546A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960039443A (ko) | 비휘발성 반도체 메모리장치 및 그 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR920020606A (ko) | 반도체장치 및 그 제조방법 | |
| KR950007135A (ko) | 비휘발성 반도체 메모리장치 및 그 제조방법 | |
| KR970003789A (ko) | Nand형 불휘발성 메모리장치 및 그 제조방법 | |
| KR890005888A (ko) | Ldd구조 반도체 장치의 제조방법 | |
| KR970024229A (ko) | 스태틱 랜덤 억세스 메모리소자 및 그 제조방법 | |
| KR970013119A (ko) | 반도체소자 제조방법 | |
| KR960043173A (ko) | 고집적 상보형 트랜지스터(cmosfet) 제조 방법 | |
| KR970054447A (ko) | 반도체 소자의 제조방법 | |
| KR980005422A (ko) | 반도체장치의 제조방법 및 그 구조 | |
| KR950034734A (ko) | 마스크롬 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |