KR0135047B1 - 반도체 읽기 전용 기억 장치의 코딩 방법 - Google Patents

반도체 읽기 전용 기억 장치의 코딩 방법

Info

Publication number
KR0135047B1
KR0135047B1 KR1019940015409A KR19940015409A KR0135047B1 KR 0135047 B1 KR0135047 B1 KR 0135047B1 KR 1019940015409 A KR1019940015409 A KR 1019940015409A KR 19940015409 A KR19940015409 A KR 19940015409A KR 0135047 B1 KR0135047 B1 KR 0135047B1
Authority
KR
South Korea
Prior art keywords
gate
polysilicon
transistor
rom
read
Prior art date
Application number
KR1019940015409A
Other languages
English (en)
Inventor
박성휘
Original Assignee
문정환
금성일렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론주식회사 filed Critical 문정환
Priority to KR1019940015409A priority Critical patent/KR0135047B1/ko
Priority to US08/447,609 priority patent/US5648289A/en
Priority to JP16191895A priority patent/JP3510938B2/ja
Application granted granted Critical
Publication of KR0135047B1 publication Critical patent/KR0135047B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/383—Channel doping programmed

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 읽기 전용 기억 장치에 데이타를 기록하는 방법에 관한 것으로서 폴리실리콘을 이용함으로써 특히 롬 속도의 향상과 롬 코드의 식별이 용이하게 되어 여러 종류의 코드를 동시에 생산할 수 있게 되어 생산성향상을 크게 높힌 롬의 코딩 방법에 관한 것이다.
코딩 방법에 있어서 국부산화공정으로 필드영역과 액티브영역으로 구분하고 폴리실리콘 게이트를 인핸스먼트형 트랜지스터에 증착하고, 인핸스먼트 트랜지스터의 게이트를 마스크로 이용하여 디플리션 트랜지스터가 될 부분의 드레인, 게이트, 소오스가 모두 같은 깊이의 N형 불순물층을 이루어서 서로 연결되도록 불순물을 주입한 다음에, 폴리실리콘을 증착하고, 사진식각공정으로 다시 폴리실리콘 게이트를 형성하여 트랜지스터를 만든다.

Description

반도체 읽기 전용 기억 장치의 코딩 방법
제1도는 종래 롬의 코딩 방법 도시한 도면.
제2도는 본 발명에 따른 롬의 코딩의 폴리실리콘 이용 방법을 도시한 도면.
제3도는 본 발명의 코딩 방법 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
11,12,13 : 고농도 불순물 주입층 14 : 디플리션 이온 주입층
15 : 액티브 영역 16 : 필드 영역
17 : 폴리실리콘 게이트 18 : 필드 산화막
19 : 게이트 산화막 20 : 반도체기판
21 : 드레인, 소오스와 챈널 영역 22 : 드레인 영역
23 : 액티브 영역 24 : 필드 영역
25 : 폴리실리콘층 26 : 필드 산화막
27 : 게이트 산화막 28 : 반도체기판
29 : 2차로 형성된 폴리실리콘 게이트(디플리션형 트랜지스터)
30 : 2차로 형성된 폴리실리콘 게이트(인핸스먼트형 트랜지스터)
본 발명은 반도체 읽기 전용 기억 장치인 롬(ROM:Read Only Memory)의 코딩(Coding) 방법에 관한 것으로서, 폴리실리콘(Polysilicon) 마스크를 이용하여 롬 데이타의 코딩을 함으로서 롬의 속도향상과 롬 코드의 식별을 용이하게 하고 공정을 간단하게 하여 생산성을 향상시키는 반도체 읽기 전용 기억 장치의 코딩 방법에 관한 것이다.
제1도는 종래의 방법에 의하여 제조한 롬의 평면도를 도시한 것이다.
도면을 참조하여 종래의 기술을 설명하면 다음과 같다.
종래 롬의 코딩방법에서는 먼저 반도체 기판(20)위에 국부산화공정을 이용하여 액티브영역(15)과 필드영역(16)을 구분한다.
이후의 공정에서 디플리션형으로 제조할 트랜지스터의 챈널영역(14)에 이온주입층을 형성하기 위한 이온주입의 마스크패턴을 형성하기 위하여 포토레지스터를 도포한 다음, 사진공정으로 노광 및 현상하여 마스크패턴을 형성한다.
이러한 마스크패턴을 알세닉디플리션 이온주입(Arsenic Depletion Ion Implantation)의 마스크로 사용하여서 이온주입을 실시한다.
그 결과로 액티브영역(15)의 소정부위에 디플리션 이온주입층(14)을 형성한다. 즉, 이후의 공정에서 이온주입층을 형성한 영역에 제조하게 되는 트랜지스터는 디플리션형으로 만들어진다. 그리고 이온주입층이 없는 영역에 제조하는 트랜지스터는 인핸스먼트형 트랜지스터가 된다.
이온주입을 완료한 후, 포토레지스터를 제거한다.
폴리실리콘을 증착하고 포토레지스터를 도포한 후, 사진공정을 이용하여 포토레지스터를 노광 및 현상하여 게이트를 형성할 영역을 정의하고, 폴리실리콘 게이트(17)가 액티브 및 필드영역과 교차하도록 폴리실리콘을 식각하여 게이트(17)를 형성한다.
다음 고농도의 N형 불순물을 주입하여, 이후에서 형성할 트랜지스터의 소오스 및 드레인영역(11,12,13)을 형성한다.
그다음 공정은 HLD(High-temperture Low-pressure Dielectric)으로 층간막(Interlayer Dielectric)을 증착과 그 위에 BPSG를 증착하여 전체 셀을 평탄화 하는 등의 일반적인 공정을 진행한다.
디플리션 트랜지스터에서는 디플리션 이온주입층에 얇은 챈널이 형성되고 폴리실리콘 게이트의 전압이 높거나 낮음에 관계없이 항상 온(on)인 상태를 유지하는 반면에 인핸스먼트 트랜지스터는 낮은 전압이 게이트에 가해지면 오프(off) 상태가 된다. 이러한 점을 이용하여 코딩된 데이타를 알기 위해 주변 게이트에는 높은 전압을 인가하고 읽고자 하는 트랜지스터의 게이트에는 낮은 전압을 인가하여 데이타를 읽는다.
이상 설명한 종래의 기술에서는 인핸스먼트 트랜지스터와 디플리션 트랜지스터와의 동작 차이를 이용하는 것으로서, 디플리션 트랜지스터는 인핸스먼트 트랜지스터에 비하여 저항이 크기 때문에 종래의 방법에 의하여 제조한 소자의 동작속도가 저하된다.
또한 디플리션 이온 주입후에는 각 소자에 코딩되어 있는 데이타를 알 수가 없게 되어 공정중에 코드가 섞이는 등의 문제가 발생하였다.
본 발명은 종래의 문제점을 해결하기 위한 것이 본 발명의 목적으로서, 디플리션형 트랜지스터의 챈널에 고농도의 불순물 이온을 주입을 하여 롬 셀의 작동시에 저항을 감소시키며, 인핸스먼트 트랜지스터의 게이트를 이중으로 형성하므로써 제조공정중에 코딩의 종류 및 내용을 판독할 수 있도록 하였다.
본 발명의 구성은 반도체 기판위에 국부산화공정으로 필드영역과 액티브영역으로 구분하고 폴리실리콘을 증착 및 식각하여 인핸스먼트형 트랜지스터에만 폴리실리콘 게이트를 형성한다.
인핸스먼트 트랜지스터의 게이트를 마스크로 이용하여 디플리션 트랜지스터가 될 부분의 드레인, 게이트, 소오스가 모두 같은 깊이의 N형 불순물층을 이루어서 서로 연결되도록 이온을 주입을 한다.
그다음 공정으로 폴리실리콘을 증착 및 식각하여서 폴리실리콘 게이트를 형성한다음, 종래의 일반적인 공정으로 트랜지스터를 만든다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
제2도는 본 발명에 의한 코딩 방법을 설명하기위하여 공정단계에 있는 롬의 일부를 도시한 사시도이다.
제2도의 (a)에서 도시한 바와 같이, 먼저 반도체기판(28)위에 국부산화공정으로 액티브영역(23)과 필드영역(24)을 구분한다.
그리고, 그 전면에 폴리실리콘을 증착하고, 포토레지스터를 도포하여, 노광 및 현상하여 마스크패턴을 형성하여 인핸스먼트 트랜지스터의 게이트(25)가 될 영역을 정의한다.
이 마스크패턴을 이용하여 인핸스먼트 트랜지스터의 게이트(25)가 될 영역만을 남기고 폴리실리콘을 식각한다.
(25)는 1차로 증착시킨 폴리실리콘 게이트로서 디플리션형 트랜지스터의 게이트까지 식각된 상태를 나타낸다.
두꺼운 산화막층(필드영역)(24)과 인핸스먼트 트랜지스터의 게이트(25)영역위의 폴리실리콘 게이트(25)을 마스크로 사용하여 이온주입을 실시한다.
이때 디플리션형 트랜지스터의 게이트 아래의 챈널영역도 함께 이온주입이되어, 드레인, 소오스와 챈널영역(21)이 모두 같은 깊이의 이온주입층을 형성하여 연결되어 있음을 알 수 있다.
제2도의 (b)는 본 발명의 제조방법을 이용하여 완성된 롬 셀을 도시한 사시도이다.
제2도의 (a)에서 도시되었던 공정에 이어지는 단계로서, 먼저 폴리실리콘을 증착한다.
그 다음 공정으로, 포토레지스터를 전면에 도포하고 노광 및 현상하여 마스크패턴을 형성한다.
여기에서 마스크패턴은 각 트랜지스터의 게이트(29,30)를 정의하는 것이고, 폴리실리콘층을 식각하여 인핸스먼트 트랜지스터에는 1차로 형성됐던 폴리실리콘층(25)위에 게이트(29)를 형성한다.
또한, 디플리션 트랜지스터에는 챈널위 부분의 산화막위에 폴리실리콘 게이트(30)를 만든다.
그 다음 공정은 HLD 공정(High-Low-Presure-Dielectrc)으로 층간막(Interlayer Dielectrc)을 증착하고 그 위에 BPSG을 증착하여 전체 셀을 평탄화 하는 등의 일반적인 공정을 진행한다.
본 발명에 따른 롬 코딩으로 디플리션 트랜지스터의 저항을 감소시켜서 소자의 작동속도를 크게 향상시켰다.
또한 폴리실리콘 전극 아래의 N형 불순물 주입층 여부를 검출하여 여러 종류의 코드를 생산할 때에도 롬의 데이타를 쉽게 읽을수가 있으므로 생산성을 높일 수가 있다.

Claims (2)

  1. 반도체 기판상에 롬 셀을 코딩하는 방법에 있어서, 반도체 기판위에 국부산화공정으로 필드영역과 액티브영역을 구분하고, 그 전면에 폴리실리콘을 증착하는 단계와, 포토레지스터를 도포하고, 사진식각공정으로 마스크패턴을 형성하여 인핸스먼트 트랜지스터의 게이트가 될 영역을 정의하는 단계와, 폴리실리콘을 식각하여 인핸스먼트 트랜지스터의 게이트가 될 부분만을 형성하는 단계와, 폴리실리콘을 마스크로 사용하여 이온주입을 실시하고, 2차로 폴리실리콘을 증착하는 단계와, 포토레지스터를 도포하고, 사진식각공정으로 마스크패턴을 형성하여 각 트랜지스터의 게이트가 될 부분을 정의하는 단계와, 폴리실리콘을 식각하여 게이트를 형성하는 것을 특징으로 하는 반도체 읽기 전용 기억 장치의 코딩 방법.
  2. 제1항에 있어서 디플리션형 트랜지스터의 드래인, 소오스와 챈널 영역을 모두 같은 깊이의 이온주입층으로 형성하는 것을 특징으로 하는 반도체 읽기 전용 기억 장치의 코딩 방법.
KR1019940015409A 1994-06-30 1994-06-30 반도체 읽기 전용 기억 장치의 코딩 방법 KR0135047B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940015409A KR0135047B1 (ko) 1994-06-30 1994-06-30 반도체 읽기 전용 기억 장치의 코딩 방법
US08/447,609 US5648289A (en) 1994-06-30 1995-05-23 Method for coding semiconductor read only memory device
JP16191895A JP3510938B2 (ja) 1994-06-30 1995-06-28 半導体ｒｏｍのコーディング方法及び半導体ｒｏｍ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015409A KR0135047B1 (ko) 1994-06-30 1994-06-30 반도체 읽기 전용 기억 장치의 코딩 방법

Publications (1)

Publication Number Publication Date
KR0135047B1 true KR0135047B1 (ko) 1998-04-20

Family

ID=19386806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015409A KR0135047B1 (ko) 1994-06-30 1994-06-30 반도체 읽기 전용 기억 장치의 코딩 방법

Country Status (3)

Country Link
US (1) US5648289A (ko)
JP (1) JP3510938B2 (ko)
KR (1) KR0135047B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244268B1 (ko) * 1997-04-02 2000-02-01 김영환 비휘발성 메모리 소자 및 제조 방법
TW340966B (en) * 1997-04-07 1998-09-21 United Microelectronics Corp The salicide process for mask ROM
TW429621B (en) * 1999-10-05 2001-04-11 Taiwan Semiconductor Mfg Fabricating method of mask read-only memory
US6208559B1 (en) 1999-11-15 2001-03-27 Lattice Semiconductor Corporation Method of operating EEPROM memory cells having transistors with thin gate oxide and reduced disturb
KR100456579B1 (ko) 2002-01-23 2004-11-09 삼성전자주식회사 마스크 롬 장치 및 그 제조 방법
US7879365B2 (en) * 2002-02-07 2011-02-01 The Trustees Of Columbia University In The City Of New York Zinc salt compositions for the prevention of dermal and mucosal irritation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2102623B (en) * 1981-06-30 1985-04-11 Tokyo Shibaura Electric Co Method of manufacturing a semiconductors memory device
JPS5963763A (ja) * 1982-10-05 1984-04-11 Fujitsu Ltd 半導体装置の製造方法
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
US5331590A (en) * 1991-10-15 1994-07-19 Lattice Semiconductor Corporation Single poly EE cell with separate read/write paths and reduced product term coupling
US5453392A (en) * 1993-12-02 1995-09-26 United Microelectronics Corporation Process for forming flat-cell mask ROMS
US5422296A (en) * 1994-04-25 1995-06-06 Motorola, Inc. Process for forming a static-random-access memory cell

Also Published As

Publication number Publication date
JPH0855916A (ja) 1996-02-27
US5648289A (en) 1997-07-15
JP3510938B2 (ja) 2004-03-29

Similar Documents

Publication Publication Date Title
US5670398A (en) Method of manufacturing thin film transistor having a double channel
US5329482A (en) Semiconductor memory device and method for producing it
US5385856A (en) Manufacture of the fieldless split-gate EPROM/Flash EPROM
US8415211B2 (en) Semiconductor device, method of fabricating the same, and patterning mask utilizied by the method
US5071777A (en) Method of fabricating implanted wells and islands of cmos circuits
KR0135047B1 (ko) 반도체 읽기 전용 기억 장치의 코딩 방법
US5665621A (en) Read-only-memory process with self-aligned coding
EP0227965B1 (en) Method for ion implant programming nmos read-only memories and nmos read-only memory obtained thereby
US5891781A (en) Method for coding mask read-only memory
US5770464A (en) Method for fabricating semiconductor devices having lightly doped drain
KR100230813B1 (ko) 롬 제조방법
KR100214519B1 (ko) 반도체소자 제조방법
KR0166888B1 (ko) 박막트랜지스터 제조방법
EP0262853A1 (en) Semiconductor device and method of making the same
KR100273319B1 (ko) 모스 트랜지스터 제조방법
KR19990060607A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR100209719B1 (ko) 마스크롬 셀 제조방법
KR100206862B1 (ko) 디램의 제조방법
KR100244789B1 (ko) 반도체소자제조방법
KR100567025B1 (ko) 마스크롬 셀 제조 방법
KR100215835B1 (ko) 플래쉬 메모리 소자 및 그 제조방법
KR0140645B1 (ko) 마스크롬 제조방법
US6376306B1 (en) Method for forming non volatile memory structures on a semiconductor substrate
KR100218358B1 (ko) 플레시 메모리셀의 제조방법
KR950012558B1 (ko) 마스크롬 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111222

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee