KR100230813B1 - 롬 제조방법 - Google Patents
롬 제조방법 Download PDFInfo
- Publication number
- KR100230813B1 KR100230813B1 KR1019970006253A KR19970006253A KR100230813B1 KR 100230813 B1 KR100230813 B1 KR 100230813B1 KR 1019970006253 A KR1019970006253 A KR 1019970006253A KR 19970006253 A KR19970006253 A KR 19970006253A KR 100230813 B1 KR100230813 B1 KR 100230813B1
- Authority
- KR
- South Korea
- Prior art keywords
- rom
- substrate
- oxide film
- manufacturing
- gate oxide
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 롬 제조방법에 관한 것으로 종래의 롬 제조방법은 그 롬에 구비된 공핍형 모스 트랜지스터를 제조하기 위해 채널을 형성하는 이온주입공정 및 그 이온주입공정을 위한 마스크의 사용으로 공정단계가 복잡하고, 제조비용이 증가하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 필드산화막을 증착하는 단계와; 상기 필드산화막의 사이에 노출된 기판의 두 영역 상부중앙에 게이트산화막을 증착하는 단계와; 상기 증착된 두 게이트산화막의 일측 게이트산화막상부에 다결정실리콘을 증착하는 단계와; 고농도 불순물이온을 이온주입하여 상기 두 게이트산화막과 상기 증착된 필드산화막의 사이에 노출된 기판의 하부에 소스 및 드레인을 형성하는 단계로 구성되어 모스 트랜지스터와 그 채널 및 게이트전극이 없는 오프 모스 트랜지스터의 조합으로 롬을 제조하여 채널형성에 필요한 이온주입공정이 생략되어 마스크 사용을 줄임으로써, 공정단계의 감소와 아울러 생산비용을 절감하는 효과가 있다.
Description
본 발명은 롬 제조방법에 관한 것으로, 특히 롬을 구성하는 풀업트랜지스터인 공핍형 모스 트랜지스터를 게이트가 형성되지 않은 오프형 모스 트랜지스터로 대체하여 그 제조공정을 단순화하는데 적당하도록 한 롬 제조방법에 관한 것이다.
일반적으로, 롬(ROM)은 그 제조공정상에서 마스크를 사용하여 코딩하게 되어 단순히 코딩된 데이터를 읽을 수 있도록 하여 그 이름을 마스크 롬이라고도 하며, 롬은 일반적인 증가형 모스 트랜지스터와 공핍형 모스 트랜지스터의 조합으로 구성되며, 이와 같은 종래 롬 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 롬의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하는 단계(도1a)와; 상기 필드산화막(2)의 사이에 노출된 두 기판영역의 일측기판영역에 포토레지스트(P/R)를 도포 및 노광한 후, 고농도 불순물이온을 이온주입하여 상기 타측기판영역 채널(3)을 형성하는 단계(도1b)와; 상기 형성된 채널(3) 및 두 필드산화막(2)의 사이에 노출된 기판(1)의 상부중앙에 게이트(4)를 형성하는 단계(도1c)와; 상기 두 게이트(4)의 측면에 노출된 상기 기판(1) 및 채널(3)에 불순물이온을 주입하여 소스 및 드레인(5)을 형성하는 단계(도1d)로 구성된다.
이하, 상기와 같이 구성된 종래의 롬 제조방법을 좀더 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 소자의 분리를 위한 필드산화막(2)을 증착한다. 이때 필드산화막(2)은 9000의 두께를 갖도록 증착하며, 필드산화막(2)의 증착이 끝난 후에는 50:1로 희석한 HF용액을 사용하는 전세공정을 통해 결함을 제거하게 된다.
그 다음, 도1b에 도시한 바와 같이 상기 필드산화막(2)의 증착으로 그 필드산화막(2)의 사이에 노출된 기판(1)의 두 영역중 일측에 포토레지스트(P/R)를 도포 및 노광한 후, 고농도 불순물이온을 이온주입하여 상기 노출된 기판(1)의 두 영역중 타측에 채널(3)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 기판(1)에 형성된 채널(3)과 두 필드산화막(2)의 사이에 노출된 기판(1)의 상부에 게이트산화막 및 다결정실리콘을 순차적으로 증착하고, 포토레지스트를 도포한 후, 게이트패턴을 형성함으로써 상기 채널(3)과 두 필드산화막(2)의 사이에 노출된 기판(1)의 상부중앙에 게이트(4)를 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 형성된 두 게이트(4)와 필드산화막(2)의 사이에 노출된 채널(3) 및 기판(1)에 고농도 불순물이온을 이온주입하여 고농도 소스 및 드레인(5)을 형성한다. 또한, 이후의 공정에서 소정의 패턴으로 금속을 증착하여 롬을 구성하게 된다.
상기한 바와 같이 종래의 롬 제조방법은 그 롬에 구비된 공핍형 모스 트랜지스터를 제조하기 위해 채널을 형성하는 이온주입공정 및 그 이온주입공정을 위한 마스크의 사용으로 공정단계가 복잡하고, 제조비용이 증가하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 롬의 제조공정단계를 단순화하는 롬 제조방법의 제공에 그 목적이 있다.
도1은 종래 롬의 제조공정 수순단면도.
도2는 본 발명에 의한 롬의 제조공정 수순단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:기판2:필드산화막
3:채널4:게이트
5:고농도 소스 및 드레인6:게이트산화막
7:다결정실리콘
상기와 같은 목적은 롬을 구성하는 공핍형 트랜지스터를 채널과 게이트전극이 없는 오프 모스 트랜지스터로 대체하여 제조함으로써 달성되는 것으로 이와 같은 본 발명에 의한 롬 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명에 의한 롬 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하는 단계(도2a)와; 상기 필드산화막(2)의 사이에 노출된 기판(1)의 두 영역 상부중앙에 게이트산화막(6)을 증착하는 단계(도2b)와; 상기 증착된 두 게이트산화막(6)의 일측 게이트산화막(6)상부에 다결정실리콘(7)을 증착하는 단계(도2c)와; 고농도 불순물이온을 이온주입하여 상기 두 게이트산화막(6)과 상기 증착된 필드산화막(2)의 사이에 노출된 기판(1)의 하부에 소스 및 드레인(5)을 형성하는 단계(도2d)로 구성된다.
이하, 상기와 같이 구성된 본 발명에 의한 롬 제조방법을 좀더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 소자의 분리를 위한 필드산화막(2)을 증착한다.
그 다음, 도2b에 도시한 바와 같이 필드산화막(2)의 사이에 노출된 기판(1)의 두 영역의 상부중앙에 게이트산화막(6)을 증착시킨다.
그 다음, 도2c에 도시한 바와 같이 상기 두 게이트산화막(6)중 일측 게이트산화막(6)의 상부에 다결정실리콘(7)을 증착한다.
그 다음, 도2d에 도시한 바와 같이 고농도 불순물이온을 주입하여 상기 게이트산화막(6)과 필드산화막(2)의 사이에 노출된 기판(1)의 하부에 소스 및 드레인(5)을 형성하며, 이후의 공정에서 금속배선공정을 함으로써 롬이 제조된다.
상기한 바와 같이 본 발명에 의한 롬 제조방법은 모스 트랜지스터와 그 채널 및 게이트전극이 없는 오프 모스 트랜지스터의 조합으로 롬을 제조하여 채널형성에 필요한 이온주입공정이 생략되어 마스크 사용을 줄임으로써, 공정단계의 감소와 아울러 생산비용을 절감하는 효과가 있다.
Claims (1)
- 기판(1)의 상부에 필드산화막(2)을 증착하는 단계와; 상기 필드산화막(2)의 사이에 노출된 기판(1)의 두 영역 상부중앙에 게이트산화막(6)을 증착하는 단계와; 상기 증착된 두 게이트산화막(6)의 일측 게이트산화막(6)상부에 다결정실리콘(7)을 증착하는 단계와; 고농도 불순물이온을 이온주입하여 상기 두 게이트산화막(6)과 상기 증착된 필드산화막(2)의 사이에 노출된 기판(1)의 하부에 소스 및 드레인(5)을 형성하는 단계로 이루어 진 것을 특징으로 하는 롬 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970006253A KR100230813B1 (ko) | 1997-02-27 | 1997-02-27 | 롬 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970006253A KR100230813B1 (ko) | 1997-02-27 | 1997-02-27 | 롬 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980069273A KR19980069273A (ko) | 1998-10-26 |
KR100230813B1 true KR100230813B1 (ko) | 1999-11-15 |
Family
ID=19498199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970006253A KR100230813B1 (ko) | 1997-02-27 | 1997-02-27 | 롬 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100230813B1 (ko) |
-
1997
- 1997-02-27 KR KR1019970006253A patent/KR100230813B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980069273A (ko) | 1998-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6218229B1 (en) | Method of fabricating semiconductor device having a dual-gate | |
US5518938A (en) | Process for fabricating a CMOS transistor having high-voltage metal-gate | |
KR0135047B1 (ko) | 반도체 읽기 전용 기억 장치의 코딩 방법 | |
US6171914B1 (en) | Synchronized implant process to simplify NLDD/PLDD stage and N+/P+stage into one implant | |
KR100230813B1 (ko) | 롬 제조방법 | |
KR100223886B1 (ko) | 반도체소자 및 제조방법 | |
JP3092634B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH05304169A (ja) | 半導体装置の製造方法 | |
KR100230821B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
KR940009641B1 (ko) | 마스크롬 제조방법 | |
JPH0831601B2 (ja) | 半導体装置の製造方法 | |
KR100218367B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
JPH0479336A (ja) | 半導体装置の製造方法 | |
KR100239723B1 (ko) | 반도체소자 제조방법 | |
KR100356784B1 (ko) | 미세선폭의상보형트랜지스터(cmosfet)제조방법 | |
KR100218372B1 (ko) | 반도체소자의 듀얼게이트 제조방법 | |
KR20000061623A (ko) | 씨디모스 제조방법 | |
KR100450566B1 (ko) | 씨모오스형 트랜지스터 제조 방법 | |
KR100244470B1 (ko) | 반도체소자의 듀얼 게이트산화막 제조방법 | |
KR100192474B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100242378B1 (ko) | 전계효과 트랜지스터의 게이트 제조방법 | |
KR100209732B1 (ko) | 반도체 소자 제조방법 | |
KR100250686B1 (ko) | 반도체 소자 제조 방법 | |
KR930008534B1 (ko) | 듀얼게이트 트랜지스터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |