KR100218367B1 - 반도체소자의 듀얼게이트 제조방법 - Google Patents

반도체소자의 듀얼게이트 제조방법 Download PDF

Info

Publication number
KR100218367B1
KR100218367B1 KR1019970014391A KR19970014391A KR100218367B1 KR 100218367 B1 KR100218367 B1 KR 100218367B1 KR 1019970014391 A KR1019970014391 A KR 1019970014391A KR 19970014391 A KR19970014391 A KR 19970014391A KR 100218367 B1 KR100218367 B1 KR 100218367B1
Authority
KR
South Korea
Prior art keywords
gate
gate electrode
drain
oxide film
source
Prior art date
Application number
KR1019970014391A
Other languages
English (en)
Other versions
KR19980077309A (ko
Inventor
이동훈
이상기
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970014391A priority Critical patent/KR100218367B1/ko
Publication of KR19980077309A publication Critical patent/KR19980077309A/ko
Application granted granted Critical
Publication of KR100218367B1 publication Critical patent/KR100218367B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 듀얼게이트 제조방법에 관한 것으로, 종래의 듀얼게이트 제조방법은 동시에 게이트전극과 소스 및 드레인에 불순물 이온을 주입하고, 이를 어닐링하는 방법을 사용하여 상기 이온주입의 에너지가 서로 다르게 되어 최적의 도핑된 게이트전극과 소스 및 드레인을 형성하기가 용이하지 않은 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 필드산화막, 게이트산화막, 다결정실리콘을 순차적으로 증착하고, 포토레지스트 도포 및 게이트전극 패턴을 형성하는 단계와; 게이트전극 이외의 다결정실리콘의 상부 일부만을 식각하는 단계와; 상기 하부가 식각되지 않은 다결정실리콘을 이온주입버퍼로하여 상기 게이트전극과 그 게이트전극의 측면에 소스 및 드레인을 형성하는 단계와; 상기 게이트전극의 측면 및 상기 식각되지 않은 하부 다결정실리콘을 식각한 후, 저농도 소스 및 드레인을 형성하는 단계로 이루어져 어닐링에 의한 확산이후에 저농도의 소스 드레인을 형성하게 됨으로써 정확하게 앨디디구조를 형성하는 효과가 있다.

Description

반도체소자의 듀얼게이트 제조방법
본 발명은 반도체소자의 듀얼게이트 제조방법에 관한 것으로, 특히 일부식각을 이용하여 도핑된 게이트와 소스 및 드레인을 형성하여 제조공정의 단계를 감소시키는데 적당하도록 한 반도체소자의 듀얼게이트 제조방법에 관한 것이다.
일반적으로, 그 소스 및 드레인과 동일한 불순물로 도핑된 게이트를 갖는 반도체소자는 그 게이트전극으로 도핑되지 않은 다결정실리콘을 증착하고, 그 증착된 다결정실리콘에 불순물이온을 주입한 후, 어닐링공정을 통해 제조하였으며, 이와 같은 종래 반도체소자의 듀얼게이트 제조방법의 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 반도체소자의 듀얼게이트 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하고, 그 필드산화막(2)의 사이에 노출된 기판(1)의 두 영역에 게이트산화막(3)을 증착한 후, 상기 필드산화막(2) 및 게이트산화막(3)의 상부전면에 다결정실리콘(4)을 증착하는 단계(도1a)와; 상기 일측 게이트산화막(3)의 상부에 증착된 다결정실리콘(4)의 상부에 포토레지스트(P/R1)를 도포 및 노광한 후, 그 포토레지스트(P/R1)를 이온주입 마스크로 하는 앤형불순물 이온의 이온주입으로, 타측 게이트산화막(3)의 상부에 증착된 다결정실리콘(4) 내부에 이온주입층(5)을 형성하는 단계(도1b)와; 상기 포토레지스트(P/R1)를 제거한 후, 그 내부에 이온주입층(5)이 형성된 타측 게이트산화막(3)의 상부 다결정실리콘(4)의 상부에 포토레지스트(P/R2)를 도포 및 노광한 다음, 그 포토레지스트(P/R2)를 이온주입 마스크로 사용하는 피형 불순물이온의 이온주입으로 상기 일측 게이트산화막(3)의 상부에 증착된 다결정실리콘(4)의 내부에 이온주입층(6)을 형성하는 단계(도1c)와; 어닐링을 통해 상기 이온주입층(6)을 확산하여 상기 다결정실리콘(4)을 불순물 원자로 도핑하는 단계(도1d)와; 상기 다결정실리콘(4)을 식각하여 상기 두 게이트산화막(3)의 상부중앙에 게이트전극(4)을 형성한 후, 상기 피형 게이트전극(4)이 그 상부중앙에 형성된 일측 게이트산화막(3)의 상부에 포토레지스트(P/R3)를 도포 및 노광한 후, 저농도 앤형 불순물이온을 이온주입하여 상기 타측 게이트산화막(3)의 하부에 저농도 앤형 소스 및 드레인(7)을 형성하는 단계(도1e)와; 상기 포토레지스트(P/R3)를 제거한 다음 상기 그 하부에 저농도 앤형 소스 및 드레인(7)이 형성되고, 그 상부 중앙에 앤형 게이트전극(4)이 형성된 타측 게이트산화막(3)의 상부에 포토레지스트(P/R4)를 도포 및 노광한 후, 저농도 피형 불순물이온을 이온주입하여 그 상부중앙에 피형 게이트전극(4)이 형성된 일측 게이트산화막(3)의 하부에 저농도 피형 소스 및 드레인(8)을 형성하는 단계(도1f)와; 상기 포토레지스트(P/R4)를 제거한 후, 상기 앤형 및 피형 게이트전극(4)의 양측면에 측벽(9)을 형성하는 단계(도1g)와; 상기 그 상부중앙에 피형 게이트전극(4)이 형성되고, 그 하부에 저농도 피형 소스 및 드레인(8)이 형성된 일측 게이트산화막(3)의 상부에 포토레지스트(P/R5)를 도포 및 노광한 후, 고농도 앤형 불순물이온을 이온주입하여 상기 앤형 게이트전극(4)의 측면에 형성한 측벽(9)과 필드산화막(2)의 사이 게이트산화막(3)의 하부에 고농도 앤형 소스 및 드레인(10)을 형성하는 단계(도1h)와; 상기 포토레지스트(P/R5)를 제거한 후, 그 상부중앙에 앤형 게이트전극(4)이 형성되고, 그 하부에 저농도 앤형 소스 및 드레인(7), 고농도 앤형 소스 및 드레인(10)이 형성된 타측 게이트산화막(3)의 상부에 포토레지스트(P/R6)를 도포 및 노광한 후, 고농도 피형 불순물이온을 이온주입하여 상기 피형 게이트전극(4)의 측면에 형성된 측벽(9)과 필드산화막(2)의 사이 게이트산화막(3)의 하부에 고농도 피형 소스 및 드레인(11)을 형성하는 단계(도1i)와; 상기 포토레지스트(P/R6)를 제거하는 단계(도1j)로 구성된다.
이하, 상기와 같이 구성되는 본 발명에 의한 모스 트랜지스터 제조방법을 좀더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 소자의 분리를 위한 필드산화막(2)을 증착한다. 또한 상기 필드산화막(2)의 사이에 노출된 기판(1)의 두 영역의 상부에 게이트산화막(3)을 증착한 후에 상기 필드산화막(2) 및 게이트산화막(3)의 상부에 도핑되지 않은 다결정실리콘(4)을 증착한다.
그 다음, 도1b에 도시한 바와 같이 상기 두 게이트산화막(3)중 일측 게이트산화막(3)의 상부에 증착된 다결정실리콘(4)의 상부에 포토레지스트(P/R1)를 도포 및 노광한 후, 그 포토레지스트(P/R1)를 이온주입 마스크로 사용하는 앤형 불순물이온의 이온주입으로 상기 타측 게이트산화막(3)의 상부에 증착된 다결정실리콘(4)의 내부에 앤형 이온주입층(5)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 포토레지스트(P/R1)를 제거한 후, 상기 두 게이트산화막(3)중 타측 게이트산화막(3)의 상부에 증착된 다결정실리콘(4)의 상부에 포토레지스트(P/R2)를 도포 및 노광한 후, 그 포토레지스트(P/R2)를 이온주입 마스크로 사용하는 피형 불순물이온의 이온주입으로 상기 일측 게이트산화막(3)의 상부에 증착된 다결정실리콘(4)의 내부에 피형 이온주입층(6)을 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 포토레지스트(P/R2)를 제거한 후에 어닐링(ANNEALING)공정으로 상기 다결정실리콘(4)의 내부에 형성한 앤형 및 피형 이온주입층(5),(6)을 확산시켜 다결정실리콘(4)을 앤형 및 피형으로 도핑시킨다.
그 다음, 도1e에 도시한 바와 같이 상기 앤형 및 피형으로 도핑된 다결정실리콘(4)을 식각하여 상기 두 게이트산화막(3)의 상부에 앤형 및 피형 게이트전극(4)을 형성하고, 상기 그 상부중앙에 피형 게이트전극(4)이 형성된 일측 게이트산화막(3)의 상부에 포토레지스트(P/R3)를 도포 및 노광한 후, 저농도 앤형 불순물이온을 주입하여 상기 형성된 앤형 게이트전극(4)과 필드산화막(2)의 사이에 노출된 타측 게이트산화막(3)의 하부에 저농도 앤형 소스 및 드레인(7)을 형성한다.
그 다음, 도1f에 도시한 바와 같이 상기 포토레지스트(P/R3)를 제거한 후, 상기 저농도 앤형 소스 및 드레인(7)이 그 하부에 형성되고, 그 상부에 앤형 게이트전극(4)이 형성된 게이트산화막(3)의 상부에 포토레지스트(P/R4)를 도포 및 노광한 후, 저농도 피형 불순물이온을 이온주입하여 상기 피형 게이트전극(4)과 필드산화막(2)의 사이에 노출된 게이트산화막(3)의 하부에 저농도 피형 소스 및 드레인(8)을 형성한다.
그 다음, 도1g에 도시한 바와 같이 상기 포토레지스트(P/R4)를 제거한 후, 상기 피형 및 앤형 게이트전극(4)의 양측면에 측벽(9)을 형성한다.
그 다음, 도1h에 도시한 바와 같이 상기 피형 게이트전극(4)이 그 상부에 형성되고, 그 하부에 저농도 피형 소스 및 드레인(8)이 형성된 게이트산화막(3)의 상부에 포토레지스트(P/R5)를 도포 및 노광한 후, 고농도 앤형 불순물이온을 이온주입하여 상기 앤형 게이트전극(4)의 측면에 형성된 측벽(9)과 필드산화막(2)의 사이에 노출된 게이트산화막(3)의 하부에 고농도 앤형 소스 및 드레인(10)을 형성한다.
그 다음, 도1i에 도시한 바와 같이 상기 포토레지스트(P/R5)를 제거한 후, 상기 그 상부에 앤형 게이트전극(4)과 그 앤형 게이트전극(4)의 측면에 형성된 측벽(9) 및 그 하부에 저농도 소스 및 드레인(7)과 고농도 소스 및 드레인(10)이 형성된 게이트산화막(3)의 상부에 포토레지스트(P/R6)를 도포 및 노광한 후, 고농도 피형 불순물이온을 이온주입하여 상기 피형 게이트전극(4)의 측면에 형성된 측벽(9)과 필드산화막(3)의 사이에 노출된 게이트산화막(3)의 하부에 고농도 피형 소스 및 드레인(11)을 형성한다.
그 다음, 도1j에 도시한 바와 같이 상기 포토레지스트(P/R6)를 제거함으로써 공정을 완료하게 된다.
그러나, 상기와 같은 종래 반도체소자의 듀얼게이트 제조방법은 그 공정단계가 복잡하여 제조가 용이하지 않고, 제조비용 또한 증가하는 문제점이 있었다. 이와 같은 문제점을 감안하여 게이트 형성 후에 도핑된 게이트와 소스 드레인을 동시에 형성하는 방법이 제안되었으며, 이와 같은 종래 반도체소자의 듀얼게이트 제조방법의 다른 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 종래 반도체소자의 듀얼게이트 제조방법의 다른 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하고, 그 필드산화막(2)의 사이에 노출된 기판(1)의 두 영역에 게이트산화막(3)을 증착한 후, 상기 필드산화막(2) 및 게이트산화막(3)의 상부전면에 다결정실리콘(4)을 증착하고 포토레지스트(P/R1)를 도포 및 노광하여 게이트 패턴을 형성하는 단계(도2a)와; 상기 게이트 패턴이 형성된 포토레지스트(P/R1)를 식각 마스크로 상기 다결정실리콘(4)을 식각하여 두 개의 게이트전극(4)을 형성하는 단계(도2b)와; 상기 일측 게이트전극(4) 및 그 게이트전극(4)의 좌우측 하부에 증착된 게이트산화막(3)의 상부에 포토레지스트(P/R2)를 도포하고, 그 포토레지스트(P/R2)를 이온주입 마스크로 사용하여 앤형불순물이온을 주입하여 타측 게이트전극(4)에 앤형 이온주입층(5)을 형성하고, 그 타측 게이트전극(4)의 좌우측 하부 기판(1)에 앤형 소스 및 드레인(10)을 형성하는 단계(도2c)와; 상기 포토레지스트(P/R3)를 제거하고, 상기 앤형 소스 및 드레인(10)의 상부 게이트산화막(3)과 상기 앤형 이온주입층(5)이 형성된 타측 게이트전극(4)의 상부에 포토레지스트(P/R3)를 도포한 후, 상기 포토레지스트(P/R3)를 이온주입 마스크로 하는 피형 불순물이온의 주입으로 상기 일측 게이트전극(4)에 피형 이온주입층(6)을 형성하고, 그 일측 게이트전극(4)의 좌우측 하부 기판(1)에 피형 소스 및 드레인(11)을 형성하는 단계(도2d)로 구성되며, 이후의 공정에서는 어닐링을 통해 일측 및 타측 게이트전극(4)에 형성한 이온주입층(5),(6)을 확산시키고, 상기 앤형 및 피형 소스, 드레인(10),(11)을 확산시켜 저농도, 및 고농도의 앤형 및 피형 소스, 드레인을 형성하게 된다. 즉 게이트전극(4)에 이온주입층(5),(6)과 고농도 소스 및 드레인(10),(11)을 동시에 형성하고, 어닐링을 통해 상기 이온주입층(5),(6)을 확산시켜 도핑된 게이트전극을 형성하고, 고농도 소스 및 드레인(10),(11)의 확산으로 저농도 소스 및 드레인을 형성하게 된다.
그러나, 상기한 바와 같이 종래 반도체소자의 듀얼게이트 제조방법은 동시에 게이트전극과 소스 및 드레인에 불순물 이온을 주입하고, 이를 어닐링하는 방법을 사용하여 상기 이온주입의 에너지가 서로 다르게 되어 최적의 도핑된 게이트전극과 소스 및 드레인을 형성하기가 용이하지 않은 문제점과 앨디디구조를 정확하게 형성할 수 없는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 그 제조공정이 단순하고, 반도체소자의 특성을 향상시키는 반도체소자 듀얼게이트 제조방법의 제공에 그 목적이 있다.
도1은 종래 반도체소자 듀얼게이트 제조방법의 일실시예의 제조공정 수순단면도.
도2는 종래 반도체소자 듀얼게이트 제조방법의 다른 실시예의 제조공정 수순단면도.
도3은 본 발명에 의한 반도체소자의 듀얼게이트 제조공정 수순단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 필드산화막
3 : 게이트산화막 4 : 다결정실리콘, 게이트전극
5 : 앤형 이온주입층 6 : 피형 이온주입층
7 : 저농도 앤형 소스 및 드레인 8 : 저농도 피형 소스 및 드레인
9 : 측벽 10 : 고농도 앤형 소스 및 드레인
11 : 고농도 피형 소스 및 드레인
상기와 같은 목적은 기판의 상부에 필드산화막, 게이트산화막, 다결정실리콘을 순차적으로 증착하고, 포토레지스트 도포 및 게이트전극 패턴을 형성하는 단계와; 게이트전극 이외의 다결정실리콘의 상부 일부만을 식각하는 단계와; 상기 하부가 식각되지 않은 다결정실리콘을 이온주입버퍼로하여 상기 게이트전극과 그 게이트전극의 측면에 소스 및 드레인을 형성하는 단계와; 상기 게이트전극의 측면 및 상기 식각되지 않은 하부 다결정실리콘을 식각한 후, 저농도 소스 및 드레인을 형성하는 단계로 구성함으로써 달성되는 것으로 이와 같은 본 발명에 의한 반도체소자의 듀얼게이트 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명에 의한 반도체소자의 듀얼게이트 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 증착하고, 그 필드산화막(2)의 사이에 두 영역의 노출된 기판(1) 상부에 게이트산화막(3)을 증착하고, 상기 필드산화막(2) 및 게이트산화막(3)의 상부에 다결정실리콘(4)을 증착한 후, 포토레지스트(P/R1)를 도포 및 게이트전극의 패턴을 형성하는 단계(도3a)와; 상기 게이트전극의 패턴이 형성된 포토레지스트(P/R1)를 식각 마스크로 하여 다결정실리콘(4)의 상부 일부만을 식각하여 두 게이트전극(4)을 형성하는 단계(도3b)와; 상기 포토레지스트(P/R1)를 제거한 후, 상기 증착한 일측 게이트산화막(3)의 상부에 형성한 일측 게이트전극(4)과 식각되지 않은 다결정실리콘(4)의 상부에 포토레지스트(P/R2)를 도포하고, 상기 포토레지스트(P/R2)를 이온주입 마스크로 사용하는 고농도 피형 불순물이온의 주입으로 타측 게이트전극(4)에 피형 이온주입층(6) 및 그 타측 게이트전극(4)의 양측면 하부기판(1)에 고농도 피형 소스 및 드레인(11)을 형성하는 단계(도3c)와; 상기 포토레지스트(P/R2)를 제거한 후, 상기 피형 이온주입층(6)이 형성된 타측 게이트전극(4) 및 그 하부에 고농도 피형 소스 및 드레인(11)이 형성된 게이트산화막(3)의 상부에 포토레지스트(P/R3)를 도포하고, 상기 포토레지스트(P/R3)를 이온주입 마스크로 하는 앤형 불순물이온을 주입하여 상기 일측 게이트전극(4)에 앤형 이온주입층(5)을 형성하고, 그 일측 게이트전극(4)의 양측면 하부 기판(1)에 고농도 앤형 소스 및 드레인(10)을 형성하는 단계(도3d)와; 상기 포토레지스트(P/R3)를 제거한 후, 어닐링하여 상기 두 이온주입층(5),(6)을 확산시켜 앤형 및 피형 게이트전극(4)을 형성하는 단계(도3e)와; 상기 앤형 및 피형 게이트전극(4)의 양측면 일부를 식각하는 단계(도3f)와; 상기 앤형 게이트전극(4)이 형성된 게이트산화막(3)의 상부에 포토레지스트(P/R4)를 도포하고, 상기 포토레지스트(P/R4)를 이온주입 마스크로 하는 저농도 피형 불순물이온의 주입으로 상기 피형 게이트전극(4)의 하부 기판과 상기 고농도 피형 소스 및 드레인(11)의 사이 기판(1)에 저농도 피형 소스 및 드레인(8)을 형성하는 단계(도3g)와; 상기 포토레지스트(P/R4)를 제거한 후, 상기 고농도 피형 소스 및 드레인(8)이 그 하부에 형성된 타측 게이트산화막(3)의 상부전면에 포토레지스트(P/R5)를 도포하고, 상기 포토레지스트(P/R5)를 이온주입 마스크로 하는 저농도 앤형 불순물 이온의 주입으로 상기 앤형 게이트전극(4)의 하부기판과 상기 고농도 앤형 소스 및 드레인(10)의 사이기판에 저농도 앤형 소스 및 드레인(7)을 형성하는 단계(도3h)와; 상기 포토레지스트(P/R5)를 제거하는 단계(도3i)로 구성된다.
이하, 상기와 같은 본 발명에 의한 반도체소자의 듀얼게이트 제조방법을 좀더 상세히 설명한다.
먼저, 도3a에 도시한 바와 같이 기판(1)의 상부에 로코스공정을 통한 필드산화막(2)을 증착한다, 이는 반도체소자의 분리를 위한 것이며 필드산화막의 하부에는 불순물이온을 주입하기도 한다. 그리고, 상기 필드산화막(2)의 사이에 두 영역의 노출된 기판(1)의 상부에 게이트산화막(3)을 증착하고, 상기 필드산화막(2) 및 게이트산화막(3)의 상부에 다결정실리콘(4)을 증착한 후, 포토레지스트(P/R1)를 도포 및 게이트전극의 패턴을 형성한다. 이때 게이트 패턴을 형성하는 위치는 상기 필드산화막(2)의 사이에 증착한 두 게이트산화막(3)의 상부중앙이며 이와 같은 다결정실리콘(4)은 모스 트랜지스터의 게이트전극 또는 캐패시터의 전극으로 사용된다.
그 다음, 도3b에 도시한 바와 같이 상기 게이트전극의 패턴이 형성된 포토레지스트(P/R1)를 식각 마스크로 하여 다결정실리콘(4)의 상부 일부만을 식각하여 게이트전극(4)과 그 게이트전극의 양측면 게이트산화막(3)의 상부에 잔존하는 다결정실리콘을 형성한다. 이는 식각공정에서 식각 용액의 종류 또는 식각시간으로 조절이 가능하다.
그 다음, 도3c에 도시한 바와 같이 상기 포토레지스트(P/R1)를 제거한 후, 상기 증착한 일측 게이트산화막(3)의 상부에 형성한 일측 게이트전극(4)과 식각되지 않은 다결정실리콘(4)의 상부에 포토레지스트(P/R2)를 도포하고, 상기 포토레지스트(P/R2)를 이온주입 마스크로 사용하는 고농도 피형 불순물이온의 주입으로 타측 게이트전극(4)에 피형 이온주입층(6) 및 그 타측 게이트전극(4)의 양측면 하부기판(1)에 고농도 피형 소스 및 드레인(11)을 형성한다.
그 다음, 도3d에 도시한 바와 같이 상기 포토레지스트(P/R2)를 제거한 후, 상기 피형 이온주입층(6)이 형성된 타측 게이트전극(4) 및 그 하부에 고농도 피형 소스 및 드레인(11)이 형성된 게이트산화막(3)의 상부에 포토레지스트(P/R3)를 도포하고, 상기 포토레지스트(P/R3)를 이온주입 마스크로 하는 앤형 불순물이온을 주입하여 상기 일측 게이트전극(4)에 앤형 이온주입층(5)을 형성하고, 그 일측 게이트전극(4)의 양측면 하부 기판(1)에 고농도 앤형 소스 및 드레인(10)을 형성한다.
그 다음, 도3e에 도시한 바와 같이 상기 포토레지스트(P/R3)를 제거한 후, 어닐링하여 상기 두 이온주입층(5),(6)을 확산시켜 앤형 및 피형 게이트전극(4)을 형성한다.
그 다음, 도3f에 도시한 바와 같이 상기 앤형 및 피형 게이트전극(4)의 양측면 일부를 식각한다.
그 다음, 도3g에 도시한 바와 같이 상기 앤형 게이트전극(4)이 형성된 게이트산화막(3)의 상부에 포토레지스트(P/R4)를 도포하고, 상기 포토레지스트(P/R4)를 이온주입 마스크로하는 저농도 피형 불순물이온의 주입으로 상기 피형 게이트전극(4)의 하부 기판과 상기 고농도 피형 소스 및 드레인(11)의 사이 기판(1)에 저농도 피형 소스 및 드레인(8)을 형성한다.
그 다음, 도3h에 도시한 바와 같이 상기 포토레지스트(P/R4)를 제거한 후, 상기 고농도 피형 소스 및 드레인(8)이 그 하부에 형성된 타측 게이트산화막(3)의 상부전면에 포토레지스트(P/R5)를 도포하고, 상기 포토레지스트(P/R5)를 이온주입 마스크로하는 저농도 앤형 불순물 이온의 주입으로 상기 앤형 게이트전극(4)의 하부기판과 상기 고농도 앤형 소스 및 드레인(10)의 사이기판에 저농도 앤형 소스 및 드레인(7)을 형성한다.
그 다음, 도3i에 도시한 바와 같이 상기 포토레지스트(P/R5)를 제거함으로써 본 발명에 의한 반도체소자의 듀얼게이트 제조를 완료하게 된다.
상기한 바와 같이 본 발명에 의한 반도체소자의 듀얼게이트 제조방법은 앨디디구조를 형성하기 위해 측벽을 따로 형성하는 단계를 쓰지 않아 그 공정단계가 간소하고, 상기 게이트전극 패턴의 형성시 소스 및 드레인이 형성될 부분의 상부에 다결정실리콘을 남겨두고, 그 다결정실리콘의 두께에 따라 고농도 소스 드레인의 농도를 최적화 하는 효과와 어닐링에 의한 확산이후에 저농도의 소스 드레인을 형성하게 됨으로써 정확하게 앨디디구조를 형성하는 효과가 있다.

Claims (1)

  1. 기판의 상부에 필드산화막, 게이트산화막, 다결정실리콘을 순차적으로 증착하고, 포토레지스트 도포하고 노광하여 두 개의 게이트전극 패턴을 형성하는 단계와; 상기 두 게이트전극 이외의 다결정실리콘의 상부 일부만을 선택적으로 식각하는 단계와; 상기 하부가 식각되지 않은 다결정실리콘을 이온주입버퍼로하는 불순물 이온주입 및 확산공정으로 두 개의 게이트전극을 각각 다른 불순물이온으로 도핑하고, 각각의 게이트전극과 동일한 불순물로 도핑된 고농도의 소스 및 드레인을 각각의 측면 하부기판에 형성하는 단계와; 상기 도핑된 두 게이트전극의 측면 및 상기 식각되지 않은 하부 다결정실리콘을 식각한 후, 저농도 불순물이온을 이온주입하여 상기 식각된 두 게이트의 측면 하부기판에 저농도 소스 및 드레인을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체소자의 듀얼게이트 제조방법.
KR1019970014391A 1997-04-18 1997-04-18 반도체소자의 듀얼게이트 제조방법 KR100218367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970014391A KR100218367B1 (ko) 1997-04-18 1997-04-18 반도체소자의 듀얼게이트 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970014391A KR100218367B1 (ko) 1997-04-18 1997-04-18 반도체소자의 듀얼게이트 제조방법

Publications (2)

Publication Number Publication Date
KR19980077309A KR19980077309A (ko) 1998-11-16
KR100218367B1 true KR100218367B1 (ko) 1999-09-01

Family

ID=19503171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014391A KR100218367B1 (ko) 1997-04-18 1997-04-18 반도체소자의 듀얼게이트 제조방법

Country Status (1)

Country Link
KR (1) KR100218367B1 (ko)

Also Published As

Publication number Publication date
KR19980077309A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
JP2847490B2 (ja) トランジスタの製造方法
KR100218367B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR0146522B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100239723B1 (ko) 반도체소자 제조방법
JPH0831601B2 (ja) 半導体装置の製造方法
KR100218372B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100230821B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100929422B1 (ko) 반도체소자의 제조방법
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
KR0166888B1 (ko) 박막트랜지스터 제조방법
JPS63275179A (ja) Ｍｉｓ型半導体集積回路装置
KR100192474B1 (ko) 모스 트랜지스터 제조방법
KR100239700B1 (ko) 반도체 소자 제조방법
JPH0479336A (ja) 半導体装置の製造方法
KR100230813B1 (ko) 롬 제조방법
KR100269571B1 (ko) 엘디디형 모스 트랜지스터 제조 방법
KR100438666B1 (ko) 전계효과트랜지스터제조방법
JPH027558A (ja) 半導体装置およびその製造方法
KR940002777B1 (ko) Mos 트랜지스터 제조방법
KR100268931B1 (ko) 반도체 소자 및 그의 제조 방법
KR0175329B1 (ko) 반도체 장치의 제조방법
KR100374543B1 (ko) 반도체소자제조방법
KR0156103B1 (ko) 반도체 소자의 제조방법
KR100198605B1 (ko) 반도체 기억소자 제조방법
KR100196509B1 (ko) 모스트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070518

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee