KR100239700B1 - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR100239700B1
KR100239700B1 KR1019960044491A KR19960044491A KR100239700B1 KR 100239700 B1 KR100239700 B1 KR 100239700B1 KR 1019960044491 A KR1019960044491 A KR 1019960044491A KR 19960044491 A KR19960044491 A KR 19960044491A KR 100239700 B1 KR100239700 B1 KR 100239700B1
Authority
KR
South Korea
Prior art keywords
side wall
gate
substrate
forming
drain
Prior art date
Application number
KR1019960044491A
Other languages
English (en)
Other versions
KR19980026148A (ko
Inventor
김완식
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960044491A priority Critical patent/KR100239700B1/ko
Publication of KR19980026148A publication Critical patent/KR19980026148A/ko
Application granted granted Critical
Publication of KR100239700B1 publication Critical patent/KR100239700B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 LDD 구조 형성방법에 관한 것으로, 종래 반도체 소자의 LDD 구조 형성방법은 저농도 및 고농도, 2단계의 이온주입을 실시하여 제조공정이 복잡하고 생산 비용이 많이드는 문제점이 있었다. 이러한 문제점을 감안한 본 발명은 기판상에 게이트를 형성하는 게이트 형성단계와; 상기 게이트가 형성된 기판의 상부에 SOG(Spin On Glass)를 도포하고, 기판을 회전시켜 그 게이트의 측면에 측벽을 형성하는 측벽형성단계와; 상기 게이트를 이온주입마스크로 사용하고, 상기 측벽을 이온주입의 반투과 마스크로 사용하는 고농도 불순물 이온주입공정으로 상기 측벽의 측면 기판하부에 위치하는 고농도 소스 및 드레인과 상기 측벽의 하부 기판에 위치하는 저농도 소스 및 드레인을 형성하는 엘디디(Lightly Doped Drain)구조 형성단계로 구성되어 SOG 또는 USG측벽을 이온주입의 반투과 마스크로 사용하는 1단계의 이온주입공정만으로 LDD 구조를 형성함으로써, 공정단계의 감소와 그에 따른 생산 비용 절감의 효과가 있다.

Description

반도체 소자 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 측벽을 이온주입공정시 주입되는 이온을 반투과 하는 물질로 형성하며, 1단계의 이온주입으로 엘디디(이하 LDD)구조를 형성함으로써, 제조공정단계를 간략화하고 생산 비용을 절감하는 LDD구조의 반도체 소자 제조방법에 관한 것이며, 종래의 LDD 구조의 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시된 바와 같이 기판(10)위에 산화막(11) 및 다결정 실리콘(12)을 증착한다.
그 다음, 도1b에 도시된 바와 같이 포토레지스트(도면생략)를 도포한 후, 게이트 패턴을 형성하고 상기 산화막(11) 및 다결정 실리콘(12)을 식각하여 게이트(13)를 형성한다.
이어서, 도1c에 도시된 바와 같이 상기 형성된 게이트(13)를 이온주입 마스크로 하여 저농도 불순물 이온을 주입함으로써, 기판(10)에 저농도의 소스/드레인(14)을 형성한다.
그 다음, 도1d에 도시된 바와 같이 게이트(13)의 측면에 측벽(side wall)을 형성하기 위해 열산화막 또는 질화막(15)을 게이트(13) 및 저농도 소스/드레인(14)이 형성된 기판위에 증착한다.
그 다음, 도1e에 도시된 바와 같이 상기 공정에서 증착한 산화막 또는 질화막(15)을 플라즈마 식각하여 게이트(13)의 측면에 측벽(16)을 형성한다.
이어서, 도1f에 도시된 바와 같이 게이트(13)와 그 측면에 형성된 측벽(16)을 이온주입 마스크로 하여 고농도 불순물 이온을 주입함으로써 고농도의 소스/드레인(17)을 형성한다.
마지막으로, 도1g에 도시된 바와 같이 상기 측벽(16)을 제거하여 LDD 구조의 모스전계효과 트랜지스터 제조공정을 완료한다.
그러나, 상기와 같은 종래의 LDD 구조 형성방법은 저농도 및 고농도, 2단계의 이온 주입 공정을 수행함으로써, 제조공정단계의 증가로 생산 비용이 높은 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창안된 것으로, 고농도의 이온주입 공정만으로 LDD 구조를 형성할 수 있는 반도체 소자 제조방법의 제공을 목적으로 한다.
도1은 종래 엘디디(LDD) 구조의 모스 전계효과 트랜지스터의 제조공정수순도.
도2는 본 발명에 의한 엘디디 구조의 모스 전계효과 트랜지스터의 제조공정수순도.
* 도면의 주요부분에 대한 부호의 설명
20 : 기판 21 : 산화막
22 : 다결정 실리콘 23 : 게이트
24 : 측벽 25 : 저농도 소스/드레인
26 : 고농도 소스/드레인
상기와 같은 목적은 게이트 측면에 형성하는 측벽을 이온주입공정시 주입되는 이온을 반투과하는 물질로 형성함으로써 달성되는 것으로, 본 발명에 의한 LDD 구조의 모스 전계효과 트랜지스터 제조공정 수순도를 도시한 도2에 의거하여 상세히 설명하면 다음과 같다. 또한, 본 발명은 다음의 실시예에 제한되지 않고 LDD 구조의 모든 반도체 소자의 제조에 용이하게 적용할 수 있다.
본 발명에 의한 LDD 구조의 모스 전계효과 트랜지스터 제조방법은 먼저, 도2a에 도시된 바와 같이, 기판(20)위에 산화막(21) 및 다결정 실리콘(22)을 증착한다.
그 다음, 도2b에 도시된 바와같이, 상기 다결정 실리콘(22)위에 포토레지스트(도면생략)를 도포 및 노광하여 게이트 패턴을 형성시키고, 상기 산화막(21) 및 다결정 실리콘(22)의 일부를 식각하여 게이트(23)를 형성한 후에, 상기 형성된 게이트(23)위에 에스오지(이하 SOG)를 도포하고 상기 기판(20)을 회전시켜서 원심력에 의해 게이트 측면에 측벽(24)을 형성하거나, 유에스지(이하 USG)를 사용할 경우에는 산화막과 같은 친수성막 위에는 잘 증착되지 않고 다결정 실리콘같은 소수성물질 위에는 증착이 잘되는 성질을 이용하여 기판 전체에 도포함으로써, 도2c에 도시된 바와같이 LDD 구조를 형성하는데 필요한 측벽(24)을 형성한다.
이어서, 도2d에 도시된 바와 같이, 상기 형성된 게이트(23) 및 측벽(24)을 이온주입 마스크 및 이온주입 반투과 마스크로 하여 소스/드레인을 형성할 영역에 불순물 이온을 1~5×1015의 농도 및 40~80KeV의 에너지로 이온주입한다. 이때, 측벽(24) 하부의 기판(20)에는 주입되는 이온과 측벽(24)의 충돌로 주입되는 이온의 에너지와 그 양이 감소하기 때문에 저농도의 소스/드레인(25)이 형성되고, 게이트와 측벽(24)이외의 기판(20)에는 고농도의 소스/드레인(26)이 형성된다.
그 다음, 도2e에 도시된 바와 같이, 측벽(24)을 제거함으로써 본 발명에 의한 LDD 구조 모스 전계효과 트랜지스터의 제조공정을 완료하게 된다.
상술한 바와 같이, 본 발명은 LDD 구조의 반도체 소자 제조시에 SOG 또는 USG를 측벽으로 사용하여 고농도의 이온주입공정 만으로 LDD 구조를 형성함으로써, 제조공정단계의 감소와 그에 따른 생산 비용 절감의 효과가 있다.

Claims (3)

  1. (정정)기판상에 게이트를 형성하는 게이트 형성단계와; 상기 게이트가 형성된 기판의 상부에 SOG(Spin On Glass)를 도포하고, 기판을 회전시켜 그 게이트의 측면에 측벽을 형성하는 측벽형성단계와; 상기 게이트를 이온주입마스크로 사용하고, 상기 측벽을 이온주입의 반투과 마스크로 사용하는 고농도 불순물 이온주입공정으로 상기 측벽의 측면 기판하부에 위치하는 고농도 소스 및 드레인과 상기 측벽의 하부 기판에 위치하는 저농도 소스 및 드레인을 형성하는 엘디디(Lightly Doped Drain)구조 형성단계로 이루어진 것을 특징으로 하는 반도체 소자 제조방법.
  2. (정정)제1항에 있어서, 상기 엘디디 구조 형성단계는 불순물 이온을 1~5×1015의 농도 및 40~80KeV의 에너지로 주입하는 것을 특징으로 하는 반도체 소자 제조방법.
  3. (정정)제1항에 있어서, 상기 측벽형성단계는 친수성물질인 산화막의 상부보다 소수성물질인 다결정실리콘의 상부측에 더 잘 증착되는 USG를 증착하여 측벽을 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
KR1019960044491A 1996-10-08 1996-10-08 반도체 소자 제조방법 KR100239700B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044491A KR100239700B1 (ko) 1996-10-08 1996-10-08 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044491A KR100239700B1 (ko) 1996-10-08 1996-10-08 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR19980026148A KR19980026148A (ko) 1998-07-15
KR100239700B1 true KR100239700B1 (ko) 2000-01-15

Family

ID=19476574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044491A KR100239700B1 (ko) 1996-10-08 1996-10-08 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100239700B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147776A (ja) * 1985-12-20 1987-07-01 Nec Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147776A (ja) * 1985-12-20 1987-07-01 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980026148A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
EP0777269B1 (en) MOS transistor and fabrication process therefor
US4859621A (en) Method for setting the threshold voltage of a vertical power MOSFET
JP2847490B2 (ja) トランジスタの製造方法
US5990532A (en) Semiconductor arrangement with lightly doped regions under a gate structure
KR100239700B1 (ko) 반도체 소자 제조방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR20050069111A (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
KR100336768B1 (ko) 반도체 장치 제조방법
KR100302612B1 (ko) 모스 트랜지스터 제조방법
KR20020040298A (ko) 피모스 트랜지스터 제조방법
KR100253340B1 (ko) 모스 트랜지스터 제조방법
KR100253562B1 (ko) 고속소자용 트랜지스터 제조방법
KR100218367B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR0167666B1 (ko) 반도체 소자의 트렌지스터 제조 방법
JPH0479336A (ja) 半導体装置の製造方法
KR100518239B1 (ko) 반도체 장치 제조방법
KR100356784B1 (ko) 미세선폭의상보형트랜지스터(cmosfet)제조방법
KR100223811B1 (ko) 반도체 소자 및 제조방법
KR0121184B1 (ko) Mos 소자 제조방법
KR920009894B1 (ko) 고압 반도체 소자의 제조방법
KR100268931B1 (ko) 반도체 소자 및 그의 제조 방법
KR100252849B1 (ko) 반도체 소자 및 그 제조방법
KR100438666B1 (ko) 전계효과트랜지스터제조방법
KR100218372B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR100243024B1 (ko) 모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070914

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee