KR970024240A - 비휘발성 반도체 장치 및 그 제조방법(Nonvolatile Semiconductor Memory, and Method of Manufacturing the Same) - Google Patents

비휘발성 반도체 장치 및 그 제조방법(Nonvolatile Semiconductor Memory, and Method of Manufacturing the Same) Download PDF

Info

Publication number
KR970024240A
KR970024240A KR1019960043651A KR19960043651A KR970024240A KR 970024240 A KR970024240 A KR 970024240A KR 1019960043651 A KR1019960043651 A KR 1019960043651A KR 19960043651 A KR19960043651 A KR 19960043651A KR 970024240 A KR970024240 A KR 970024240A
Authority
KR
South Korea
Prior art keywords
oxide film
polysilicon layer
manufacturing
nonvolatile semiconductor
forming
Prior art date
Application number
KR1019960043651A
Other languages
English (en)
Inventor
요시꼬 아라끼
세이이찌 모리
Original Assignee
니시무로 다이조
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 다이조, 가부시끼가이샤 도시바 filed Critical 니시무로 다이조
Publication of KR970024240A publication Critical patent/KR970024240A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Abstract

본 발명은 반도체 장치의 제조 공정 특히, 비휘발성 반도체 기억장치의 2층 게이트 구조의 제조 방법에 관한 것으로, 종래에 있어서 플로팅 게이트 중의 이온의 영향에 의해, 셀 게이트 산화막질의 열화가 발생하고 신뢰성 저하를 야기함과 동시에, 막두께가 얇은 양호한 막질의 바닥 산화막을 양호하게 제어할 수 없는 등의 문제가 있었다.
상기 문제를 해결하기 위해, 본 발명의 반도체 기억장치 제조 방법은 (a) 반도체 기판위에 제1산화막을 형성하는 단계; (b) 상기 제1산화막위에, 불순물의 농도가 낮은 폴리실리콘층/상기 불순물의 농도가 높은 폴리실리콘층/상기 불순물의 농도가 낮은 폴리실리콘층을 순차적으로 퇴적하여 폴리실리콘 전극층을 형성하는 단계; 및 (c) 상기 폴리실리콘 전극층위에 제2산화막을 형성하는 단계를 포함한다.
따라서, 본 발명의 비휘발성 반도체 기억장치의 제조 방법은 폴리실리콘층의 불순물에 의한 셀 게이트 산화막에의 손상을 방지할 수가 있고, 또한, 바닥 산화막을 형성 이전의 자연 산화막 형성을 최소한으로 억제할 수 있다. 또한 형성된 산화막중에의 불순물의 취입을 방지할 수가 있기 때문에, 양호한 막질의 바닥 산화막닥 형성할 수가 있고, 소자의 신뢰성을 대폭으로 향상할 수 있다.

Description

비휘발성 반도체 장치 및 그 제조방법(Nonvolatile Semiconductor Memory, and Method of Manufacturing the Same)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도2는 본원 발명의 실시예의 제조 공정을 도시한 단면도.

Claims (15)

  1. 비휘발성 반도체 장치의 제조 방법에 있어서, (a) 반도체 기판위에 제1산화막을 형성하는 단계; (b) 상기 제1산화막위에, 불순물의 농도가 낮은 폴리실리콘층/상기 불순물의 농도가 높은 폴리실리콘층/상기 불순물의 농도가 낮은 폴리실리콘층을 순차적으로 퇴적하여 폴리실리콘 전극층을 형성하는 단계; 및 (c) 상기 폴리실리콘 전극층위에 제2산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  2. 제1항에 있어서, (d) 상기 제2산화막위에 제2폴리실리콘층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 단계 (b), (d)에서 폴리실리콘 전극층은 LP-CVD법에 의해 형성되는 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 불순물은 인(燐)인 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  5. 비휘발성 반도체 장치의 제조 방법에 있어서, (a) 반도체 기판위에 제1산화막을 형성하는 단계; (b) 상기 제1산화막위에, 상면부분, 하면 부분보다도 불순물 함유량이 많은 부분을 중간부에 갖는 폴리실리콘층을 퇴적하는 단계; 및 (c) 상기 폴리실리콘층위에 제2산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  6. 제5항에 있어서, (d) 상기 제2산화막위에 제2폴리실리콘층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  7. 제5항에 있어서, 상기 (b), (d)에서 폴리실리콘층 LP-CVD법에 의해 형성되는 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  8. 제5항에 있어서, 상기 폴리실리콘층의 중간부는 이온 주입에 의해 불순물을 주입하는 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 불순물은 인(燐)인 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  10. 비휘발성 반도체 장치의 제조 방법에 있어서, (a) 반도체 기판위에 제1산화막을 형성하는 단계; (b) 상기 제1산화막위에, 제1폴리실리콘층을 퇴적하는 단계; (c) 상기 제1폴리실리콘층위에 제2산화막을 형성하는 단계; (d) 상기 제2산화막위에 제2폴리실리콘층을 형성하는 단계를 포함하고, 상기 제1폴리실리콘층은 3층이상의 층으로 이루어지고, 그 중에서 제1산화막에 접하는 층, 및 제2산화막에 접하는 층은 이들 층에 끼워진 층보다도 불순물 농도가 낮은 것을 특징으로 하는 비휘발성 반도체 장치와 제조 방법.
  11. 제10항에 있어서, 상기 불순물은 인(燐)인 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  12. 비휘발성 반도체 장치의 제조 방법에 있어서, (a) 반도체 기판위에 게이트 산화막을 형성하는 단계; (b) 상기 게이트 산화막위에, 상면부분, 하면 부분보다도 불순물 함유량이 많은 부분을 중간부에 갖는 플로팅 게이트로 이루어지는 제1폴리실리콘층을 형성하는 단계; (c) 상기 제1폴리실리콘층위에 산화막을 형성하는 단계; (d) 상기 산화막위에 콘트롤 게이트로 이루어지는 제2폴리실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  13. 제12항에 있어서, 상기 단계 (b), (d)에서 폴리실리콘층은 LP-CVD법에 의해 형성되는 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  14. 제12항에 있어서, 상기 제1폴리실리콘층의 중간부는 이온 주입에 의해 불순물을 주입하는 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 불순물은 인(燐)인 것을 특징으로 하는 비휘발성 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960043651A 1995-10-02 1996-10-02 비휘발성 반도체 장치 및 그 제조방법(Nonvolatile Semiconductor Memory, and Method of Manufacturing the Same) KR970024240A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25478495A JP3383140B2 (ja) 1995-10-02 1995-10-02 不揮発性半導体記憶装置の製造方法
JP95-254784 1995-10-02

Publications (1)

Publication Number Publication Date
KR970024240A true KR970024240A (ko) 1997-05-30

Family

ID=17269840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043651A KR970024240A (ko) 1995-10-02 1996-10-02 비휘발성 반도체 장치 및 그 제조방법(Nonvolatile Semiconductor Memory, and Method of Manufacturing the Same)

Country Status (4)

Country Link
US (2) US5882994A (ko)
EP (1) EP0767489A3 (ko)
JP (1) JP3383140B2 (ko)
KR (1) KR970024240A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787844B2 (en) * 1995-09-29 2004-09-07 Nippon Steel Corporation Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same
JP3383140B2 (ja) * 1995-10-02 2003-03-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5981364A (en) * 1995-12-06 1999-11-09 Advanced Micro Devices, Inc. Method of forming a silicon gate to produce silicon devices with improved performance
US6060360A (en) * 1997-04-14 2000-05-09 Taiwan Semiconductor Manufacturing Company Method of manufacture of P-channel EEprom and flash EEprom devices
US7192829B2 (en) * 1998-07-17 2007-03-20 Micron Technology, Inc. Methods of forming floating gate transistors
US6536370B2 (en) * 1998-11-25 2003-03-25 Advanced Micro Devices, Inc. Elapsed time indicator for controlled environments and method of use
JP2002057330A (ja) * 2000-08-10 2002-02-22 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置及びその製造方法
WO2003028112A1 (fr) * 2001-09-20 2003-04-03 Renesas Technology Corp. Dispositif de circuit integre a semi-conducteur et son procede de fabrication
KR100426487B1 (ko) * 2001-12-28 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
US6841824B2 (en) * 2002-09-04 2005-01-11 Infineon Technologies Ag Flash memory cell and the method of making separate sidewall oxidation
JP3964828B2 (ja) 2003-05-26 2007-08-22 株式会社東芝 半導体装置
US7585731B2 (en) 2004-02-20 2009-09-08 Renesas Technology Corp. Semiconductor integrated circuit device and its manufacturing method
KR100854504B1 (ko) * 2007-03-12 2008-08-26 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
US20090311877A1 (en) * 2008-06-14 2009-12-17 Applied Materials, Inc. Post oxidation annealing of low temperature thermal or plasma based oxidation
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
JP2012212847A (ja) * 2011-03-24 2012-11-01 Toshiba Corp 半導体装置の製造方法、製造システムおよび調整装置
US9356059B2 (en) * 2011-12-15 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. BSI image sensor chips and methods for forming the same
CN104106128B (zh) 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
US11502093B2 (en) * 2020-08-07 2022-11-15 Winbond Electronics Corp. Memory structure and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249968A (en) * 1978-12-29 1981-02-10 International Business Machines Corporation Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers
JPS61190981A (ja) * 1985-02-20 1986-08-25 Casio Comput Co Ltd 半導体装置
US4874716A (en) * 1986-04-01 1989-10-17 Texas Instrument Incorporated Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface
JPS63255972A (ja) * 1987-04-14 1988-10-24 Toshiba Corp 半導体装置の製造方法
US4992391A (en) * 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
JP2558931B2 (ja) * 1990-07-13 1996-11-27 株式会社東芝 半導体装置およびその製造方法
US5147813A (en) * 1990-08-15 1992-09-15 Intel Corporation Erase performance improvement via dual floating gate processing
US5289026A (en) * 1991-08-14 1994-02-22 Intel Corporation Asymmetric floating gate overlap for improved device characteristics in buried bit-line devices
EP0528564A2 (en) * 1991-08-20 1993-02-24 National Semiconductor Corporation Self-aligned stacked gate EPROM cell using tantalum oxide control gate dielectric
TW220007B (ko) * 1992-03-12 1994-02-01 Philips Nv
KR0124629B1 (ko) * 1994-02-23 1997-12-11 문정환 불휘발성 반도체 메모리장치의 제조방법
US5439838A (en) * 1994-09-14 1995-08-08 United Microelectronics Corporation Method of thinning for EEPROM tunneling oxide device
US5801076A (en) * 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
JP3383140B2 (ja) * 1995-10-02 2003-03-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5981339A (en) * 1998-03-20 1999-11-09 Advanced Micro Devices, Inc. Narrower erase distribution for flash memory by smaller poly grain size

Also Published As

Publication number Publication date
JP3383140B2 (ja) 2003-03-04
EP0767489A2 (en) 1997-04-09
JPH0997850A (ja) 1997-04-08
EP0767489A3 (en) 1997-07-02
US5882994A (en) 1999-03-16
US6303440B1 (en) 2001-10-16

Similar Documents

Publication Publication Date Title
KR970024240A (ko) 비휘발성 반도체 장치 및 그 제조방법(Nonvolatile Semiconductor Memory, and Method of Manufacturing the Same)
US5847427A (en) Non-volatile semiconductor memory device utilizing an oxidation suppressing substance to prevent the formation of bird's breaks
KR930011232A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
KR920013709A (ko) 불휘발성 반도체 메모리장치 및 그 제조방법
KR950034805A (ko) 반도체 소자와 그 제조방법
CN1086045A (zh) 集成电路的制造方法和运用此方法获得的集成电路
KR950021643A (ko) 디램셀 제조방법
KR880005686A (ko) 반도체 기억장치 및 그의 제조 방법
US4334347A (en) Method of forming an improved gate member for a gate injected floating gate memory device
US5915173A (en) Thin film transistor and method for fabricating the same
US5476805A (en) Method for fabricating storage electrode of dynamic random access memory cell
JPS59154071A (ja) 半導体装置
KR970054236A (ko) 플래쉬 메모리 소자 및 그 제조방법
JPS63224366A (ja) 半導体記憶装置
JPH0393276A (ja) 半導体記憶装置及びその製造方法
KR970054227A (ko) Nand형 비휘발성 메모리 소자 및 그 제조방법
KR100218330B1 (ko) 노아형 마스크 롬 및 그의 제조방법
KR100265677B1 (ko) 반도체 장치 및 그의 제조 공정
JP2595058B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2830808B2 (ja) 不揮発性半導体記憶装置
KR910008128B1 (ko) 초고집적 반도체 메모리소자 및 그 제조방법
KR0166809B1 (ko) 메모리 셀 커패시터 제조방법
KR940006683B1 (ko) Nand형 rom셀의 제조방법 및 그 구조
JPH0536990A (ja) 半導体不揮発性メモリの製造方法
KR950021682A (ko) 플래쉬 이이피롬(eeprom)셀 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application