JPH0997850A - 不揮発性半導体記憶装置の製造方法 - Google Patents

不揮発性半導体記憶装置の製造方法

Info

Publication number
JPH0997850A
JPH0997850A JP7254784A JP25478495A JPH0997850A JP H0997850 A JPH0997850 A JP H0997850A JP 7254784 A JP7254784 A JP 7254784A JP 25478495 A JP25478495 A JP 25478495A JP H0997850 A JPH0997850 A JP H0997850A
Authority
JP
Japan
Prior art keywords
oxide film
polysilicon layer
layer
polysilicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7254784A
Other languages
English (en)
Other versions
JP3383140B2 (ja
Inventor
Yoshiko Araki
佳子 荒木
Seiichi Mori
誠一 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25478495A priority Critical patent/JP3383140B2/ja
Priority to US08/720,729 priority patent/US5882994A/en
Priority to EP96307206A priority patent/EP0767489A3/en
Priority to KR1019960043651A priority patent/KR970024240A/ko
Publication of JPH0997850A publication Critical patent/JPH0997850A/ja
Priority to US09/222,778 priority patent/US6303440B1/en
Application granted granted Critical
Publication of JP3383140B2 publication Critical patent/JP3383140B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Abstract

(57)【要約】 【課題】本発明は、２層ゲート構造を有する不揮発性半
導体記憶装置の製造方法において、フローティングゲー
トを形成するポリシリコン層が、ノンドープポリシリコ
ン層／リンドープポリシリコン層／ノンドープポリシリ
コン層から形成されることを主要な特徴とする。 【解決手段】半導体基板１０１上にセルゲート酸化膜１
０２を形成した後、不純物を含まないポリシリコン層／
不純物を含有するポリシリコン層／不純物を含まないポ
リシリコン層を順次堆積して第１のポリシリコン層を形
成する。次に第１のポリシリコン層上にＯＮＯ酸化膜を
形成し、更にその上面に第２のポリシリコン層を形成す
る工程とを有している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、不揮発性半導体記憶装置の二層ゲート
構造の製造方法に関わるものである。
【０００２】
【従来の技術】不揮発性半導体記憶装置のメモリセルア
レイにおいては、通常のゲートであるコントロールゲー
トの他に周囲から電気的に絶縁されたフローティングゲ
ートとからなる二層ゲート構造を有する構成のものがあ
る。
【０００３】従来の二層ゲート構造を有する不揮発性記
憶装置の構造について図８を参照しながら説明する。半
導体基板８１上に形成されたフィールド酸化膜８２に囲
まれた領域内表面にセルゲート酸化膜８３が形成され、
また、セルゲート酸化膜８３上にフローティングゲート
８４が形成されている。更にその上方にはシリコン酸化
膜／シリコン窒化膜／シリコン酸化膜の三層構造を有す
るＯＮＯ絶縁膜８５を介してコントロールゲート８６が
形成されており、これらによりＭＯＳトランジスタが形
成されている。
【０００４】フローティングゲート８４に電子が入って
いると、ワード線が高電圧になっても電子の負電荷によ
ってチャネルが誘起されにくくなるので閾値が高くなっ
てしまってＯＮにならないが、フローティングゲート８
４に電子が入っていなければ、ワード線が高電圧になる
とコントロールゲート８６に高電圧が加わり、このトラ
ンジスタはＯＮとなる。
【０００５】また、フローティングゲート８４に電子を
蓄積するのは、コントロールゲート８６とトランジスタ
のドレイン（図示せず）に加える高電圧を調整すること
により可能となる。
【０００６】フローティングゲート８４は、ポリシリコ
ンを堆積形成した後にＮ型不純物、例えばリンを均一な
濃度になるように拡散させて形成している。また、ＯＮ
Ｏ絶縁膜８５の最下層のシリコン酸化膜であるボトム酸
化膜は、フローティングゲート８４となる不純物を拡散
させたポリシリコンを熱酸化によって酸化することによ
り形成させている。この酸化は、十分な絶縁特性と電荷
保持特性を得るために高温で行われている。ここで３層
のＯＮＯ絶縁膜８５を用いているが、これにより例えば
シリコン酸化膜単層のみにて形成するよりも電荷保持特
性を向上させている。
【０００７】しかしながら、上述の方法によってメモリ
セルの形成を行った場合にはボトム酸化膜の酸化工程中
に、図８中の矢印１にて示される経路によってフローテ
ィングゲート８４中のリンがセルゲート酸化膜中に拡散
してしまい、セルゲート酸化膜に構造上のダメージが生
じてしまうと共に、リーク電流の増大といった信頼性上
の問題が発生してしまう。
【０００８】また、図８中の矢印２にて示される経路に
よって、フローティングゲート８４を形成するためのポ
リシリコンの酸化中に、ポリシリコン中のリンがボトム
酸化膜中に取り込まれてしまうことによって、ボトム酸
化膜質の劣化が生じてしまう。
【０００９】更に、リンが多量に含まれたポリシリコン
の酸化レートは増速現象によって速くなってしまい膜厚
制御性に問題が出てきてしまうので、所望の膜厚の薄い
酸化膜を形成することが困難になってしまう。
【００１０】また、ボトム酸化膜を形成する前の工程段
階において、リンを含んだポリシリコン表面が製造工程
中の洗浄などの化学処理や大気にさらされているので酸
化が起こってしまい、粗密な自然酸化膜が形成されてし
まう。ボトム酸化膜厚が１０ｎｍ以上という厚い領域で
は前述の自然酸化膜の影響を無視することが出来たのだ
が、素子の微細化に応じてボトム酸化膜厚を１０ｎｍ以
下にしていった場合には、２〜３ｎｍの厚さを有してい
る質の悪い自然酸化膜について無視出来ず何らかの対応
をしなければならなくなってくる。
【００１１】また、ＬＰ−ＣＶＤ法によりボトム酸化膜
を形成する場合、通常の７００度程度のＬＰ−ＣＶＤ炉
であっても酸化膜堆積前に自然酸化膜が形成されてしま
っていた。
【００１２】これらの自然酸化膜はウェハの放置時間や
プロセス条件によってその膜質や膜厚が変化してしまう
ために、ボトム酸化膜の膜厚・膜質制御性が低下してし
まう。更に、自然酸化膜は、一般に絶縁耐圧などに代表
される膜質が悪いためにボトム酸化膜質の劣化を招いて
しまう、という問題が有った。
【００１３】
【発明が解決しようとする課題】上記したように、従来
においては、フローティングゲート中のリンの影響によ
って、セルゲート酸化膜質の劣化が生じ、信頼性低下を
招いてしまうと共に、膜厚の薄い良好な膜質のボトム酸
化膜を制御性良く得ることができないなどといった問題
点が有った。
【００１４】そこで、この発明は、セルゲート酸化膜に
ダメージを与えることなく、また更に、良好な膜質のボ
トム酸化膜を形成する不揮発性半導体記憶装置の製造方
法を提供する事を目的としている。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の不揮発性半導体記憶装置の製造方法
は、半導体基板上に第１の酸化膜を形成する工程と、前
記第１の酸化膜上に、不純物濃度の低いポリシリコン層
／不純物を含有するポリシリコン層／不純物濃度の低い
ポリシリコン層を順次堆積してポリシリコン電極層を形
成する工程と、前記ポリシリコン電極層上に第２の酸化
膜を形成する工程とを有している。
【００１６】更には、前記第２の酸化膜上に第２のポリ
シリコン層を形成する工程を更に有している。また、半
導体基板上に第１の酸化膜を形成する工程と、前記第１
の酸化膜上に、内側に、その上下部分よりも不純物含有
量が多い部分を有するポリシリコン層を堆積する工程
と、前記ポリシリコン層上に第２の酸化膜を形成する工
程とを有している。
【００１７】また、前記ポリシリコン層中の不純物を含
有する内側の層はイオン注入によって形成されることを
特徴としている。また、前記第１のポリシリコン層のう
ちの不純物を含む層に含まれる不純物はリンであること
を特徴としている。
【００１８】この発明の不揮発性半導体記憶装置の製造
方法にあっては、ポリシリコン中の不純物によるセルゲ
ート酸化膜へのダメージを防止することが可能となり、
更に、ボトム酸化膜を形成前の自然酸化膜形成を最小限
に抑えることが出来、また、形成された酸化膜中への不
純物の取り込みを防ぐことが出来るため、良好な膜質の
ボトム酸化膜を形成することを可能としている。従っ
て、素子の信頼性が損なわれることもない。
【００１９】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照しながら説明する。図１〜図７は、本発
明の実施の形態に係る不揮発性半導体記憶装置とその製
造工程を示す断面図である。
【００２０】まず、図１に示すように、Ｐ型シリコン基
板１０１表面の所定の領域に選択酸化法（ＬＯＣＯＳ
法）を用いてフィールド酸化膜１０２を形成し、素子分
離を行う。
【００２１】続いて図２に示すように、Ｐ型シリコン基
板１０１上の素子領域に例えば１０ｎｍのセルゲート酸
化膜１０３を形成する。次いで図３に示すように、セル
ゲート酸化膜１０３上に第１のポリシリコン層１０４を
例えばＬＰ−ＣＶＤ法により形成する。この第１のポリ
シリコン層１０４は、不純物を含まないポリシリコン／
不純物（例えばリン）を含有するポリシリコン／不純物
を含まないポリシリコンの３層構造になるように、堆積
中に堆積条件を変えながら形成させる。
【００２２】この際の３層各々のポリシリコン膜厚及び
不純物濃度の設定は、この後の熱工程で不純物を均一に
拡散させたときに体積濃度が例えばリンの場合に３×１
０19ｃｍ-3以上となるように設定する。例えば、７０ｎ
ｍのノンドープポリシリコン層／１×１０20ｃｍ-3のリ
ンを含有する７０ｎｍのポリシリコン層／７０ｎｍのノ
ンドープポリシリコン層を第１のポリシリコン層１０４
として用いると、不純物を均一に拡散させたときにポリ
シリコン層中のリン濃度は３．３×１０19ｃｍ-3とな
る。尚、ポリシリコン層においては不純物濃度がこれよ
りも低くなるとポリシリコン中の電位降下が無視できな
い程度になってしまい好ましくない。
【００２３】次に図４に示すように、第１のポリシリコ
ン層１０４上に形成された図示しないフォトレジストを
用いて、フィールド酸化膜１０２上の第１のポリシリコ
ン層１０４に対して選択的にエッチング除去を行った
後、図示しないフォトレジストを除去する。この工程に
より、２層ゲート構造におけるフローティングゲートの
一方向の長さが規定される。
【００２４】続いて図５に示すように、第１のポリシリ
コン層１０４に熱酸化を施し、ボトム酸化膜１０５を形
成する。この時、第１のポリシリコン層１０４の表面は
前述したように不純物を含まないポリシリコン（ノンド
ープポリシリコン）のため、酸化工程前の例えば洗浄な
どの化学処理や或いは酸化炉へ入れる際などでの酸化膜
の形成を抑制する事が出来る。
【００２５】ところで、ポリシリコンを酸化するときに
は一般に高温で酸化を行ったほうが酸化膜質を良くする
ことが出来るが、その際に酸化工程中の熱により不純物
が拡散してしまい、これがボトム酸化膜中に取り込まれ
たり、また、セルゲート酸化膜にダメージを与えてしま
い、膜質低下を誘起してしまう。これらの問題点を極力
抑え、且つ、膜質の良い酸化膜を形成するために、以下
に示すような方法を用いると良い。
【００２６】まず一つには、ラピッドアニール（急速加
熱）装置を用いて例えば１０００度にて高速短時間の酸
化を行う方法がある。この方法により、熱処理時間を短
縮しながら膜質の良いボトム酸化膜を形成することが出
来る。
【００２７】また、通常の酸化炉を用い、昇温及び降温
を例えば５０〜１００度／分程度の高速で行いながら７
００度といった低温でウェハを酸化処理する方法によっ
ても前述の方法と同様の効果が得られる。
【００２８】また一般に、低温酸化の場合には、低温で
あるほどポリシリコン表面が凸凹になり易く、更には、
ポリシリコン結晶のグレイン境界に不純物（リン）が析
出しやすくなり、この析出した不純物（リン）がボトム
酸化膜中に取り込まれてしまい膜質劣化を引き起こして
しまう。しかしながら、本発明の構造に於いては、酸化
されるポリシリコン表面の不純物濃度がもともと低く、
また、成長させる酸化膜厚が１０ｎｍ以下と薄いので、
凸凹も形成されにくくなる。従って７００度〜８００度
といった低温で酸化を行っても、従来の場合に比較して
ボトム酸化膜質の劣化を抑制することが可能となる。
【００２９】勿論、１０００度〜１１００度といった高
温で通常の酸化を行っても、本発明の構造によれば、従
来のように不純物を均一に拡散させたポリシリコンを酸
化する場合に比較して酸化膜質が良好となるのは言うま
でもない。
【００３０】また、ボトム酸化膜の形成に、熱酸化では
なく低温で形成できるＬＰ−ＣＶＤ法を用いてシリコン
酸化膜を堆積形成させても良い。ＬＰ−ＣＶＤ法によれ
ば、７００度〜８００度のてシリコン酸化膜を堆積する
ことが出来るので、本発明の構造に於いては特に不純物
（リン）がセルゲート酸化膜に与えてしまうダメージを
効果的に低減することが可能となる。また、通常のＬＰ
−ＣＶＤ炉にて堆積する際でも、従来のような構造の場
合には７００度〜８００度の炉にウェハを挿入する際に
自然酸化膜が形成されてしまい、堆積酸化膜厚の制御性
が低下し、更に全体の膜質劣化を引き起こす場合がある
が、本発明の構造に於いては、酸化されるポリシリコン
層表面の不純物濃度が低いので、自然酸化膜の形成を抑
制することが出来る。
【００３１】このように何れの酸化方法、堆積方法を用
いても本発明の構造によればポリシリコン層のうちの最
上層はリンを含んでいないため、良好なボトム酸化膜を
得ることが出来る。更に、セルゲート酸化膜に接してい
るポリシリコン層のうちの最下層もリンを含んでいない
ため、酸化工程中にリンがセルゲート酸化膜にダメージ
を与えるのを抑制することが容易となる。
【００３２】続いて図６に示すように、例えばＬＰ−Ｃ
ＶＤ法を用いてボトム酸化膜１０５上に窒化膜を例えば
１５ｎｍの厚さに堆積し、更にこの窒化膜に対して例え
ば９５０度の燃焼酸化により酸化を行うことにより、ボ
トム酸化膜１０５とでＯＮＯ酸化膜１０６が形成され
る。
【００３３】次に、図７に示すように第二のポリシリコ
ン層１０７を堆積する。その後、図示しないが、フォト
レジストを形成し、このレジストをマスクとして第２の
ポリシリコン層１０７、ＯＮＯ酸化膜１０６、第１のポ
リシリコン層１０４、セルゲート酸化膜１０３を順次エ
ッチングし、第２のポリシリコン層１０７を用いてコン
トロールゲートを、第１のポリシリコン層１０４を用い
てフローティングゲートを所望の形状に各々形成する。
続いて、ソース・ドレインとなるＮ型拡散層を形成する
ために、例えば砒素をイオン注入し、イオン注入欠陥を
修復した後に、フローティングゲートの周囲を覆うため
に後酸化を行って酸化膜をセルの周囲に形成し、更に層
間絶縁膜を形成した後、ＡＬ配線を行って不揮発性半導
体記憶装置を形成する。
【００３４】尚、本実施例に於いては、ポリシリコン層
１０４の不純物濃度を変えるようにポリシリコンの堆積
中に堆積条件を変化させたが、この方法に限らず、例え
ば不純物を含まないポリシリコン層を堆積させた後に、
不純物がポリシリコン層の厚さの中心に注入されるよう
にしてイオン注入を用いて不純物を注入しても良い。
【００３５】また、本実施例では、ポリシリコン層中の
不純物濃度の分布が、ノンドープポリシリコン層／１×
１０20ｃｍ-3のリンを含有するポリシリコン層／ノンド
ープポリシリコン層の３層に分かれているが、上下両端
の層の不純物濃度が低ければ、内側の層が更に多層にな
っても問題はなく、例えば、ノンドープポリシリコン層
／１×１０20ｃｍ-3のリンを含有するポリシリコン層／
ノンドープポリシリコン層／ノンドープポリシリコン層
／１×１０20ｃｍ-3のリンを含有するポリシリコン層の
ように形成されていても良い。
【００３６】尚、本実施例のフローティングゲート構造
においては、ＯＮＯ酸化膜形成、後酸化工程などの熱処
理工程においてのリンの上下への拡散を考慮して、素子
完成時にフローティングゲートポリシリコン中のいずれ
の部分に於いてもリン濃度が３×１０19ｃｍ-3を超える
ように全体の工程が組まれている。
【００３７】
【発明の効果】上述したように、本発明の不揮発性半導
体記憶装置の製造方法によれば、ポリシリコン中の不純
物によるセルゲート酸化膜へのダメージを防止すること
が可能となり、更に、ボトム酸化膜を形成前の自然酸化
膜形成を最小限に抑えることが出来、また、形成された
酸化膜中への不純物の取り込みを防ぐことが出来るた
め、良好な膜質のボトム酸化膜を形成することが可能と
なり、素子の信頼性を大幅に向上することが出来る。
【図面の簡単な説明】
【図１】本願発明の実施例の製造工程を示す断面図。
【図２】本願発明の実施例の製造工程を示す断面図。
【図３】本願発明の実施例の製造工程を示す断面図。
【図４】本願発明の実施例の製造工程を示す断面図。
【図５】本願発明の実施例の製造工程を示す断面図。
【図６】本願発明の実施例の製造工程を示す断面図。
【図７】本願発明の実施例の製造工程を示す断面図。
【図８】従来例を示した断面図。
【符号の説明】
１０１ Ｐ型シリコン基板、 １０２ フィールド酸化膜、 １０３ セルゲート酸化膜、 １０４ 第１のポリシリコン層、 １０５ ボトム酸化膜、 １０６ ＯＮＯ酸化膜、 １０７ 第２のポリシリコン層。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に第１の酸化膜を形成する
    工程と、 前記第１の酸化膜上に、不純物濃度の低いポリシリコン
    層／不純物を含有するポリシリコン層／不純物濃度の低
    いポリシリコン層を順次堆積してポリシリコン電極層を
    形成する工程と、 前記ポリシリコン電極層上に第２の酸化膜を形成する工
    程とを有することを特徴とする不揮発性半導体記憶装置
    の製造方法。
  2. 【請求項２】 前記第２の酸化膜上に第２のポリシリコ
    ン層を形成する工程を更に有することを特徴とする請求
    項１に記載の不揮発性半導体記憶装置の製造方法。
  3. 【請求項３】 半導体基板上に第１の酸化膜を形成する
    工程と、 前記第１の酸化膜上に、内側に、その上下部分よりも不
    純物含有量が多い部分を有するポリシリコン層を堆積す
    る工程と、 前記ポリシリコン層上に第２の酸化膜を形成する工程と
    を有することを特徴とする不揮発性半導体記憶装置の製
    造方法。
  4. 【請求項４】 前記第２の酸化膜上に第２のポリシリコ
    ン層を形成する工程を更に有することを特徴とする請求
    項３に記載の不揮発性半導体記憶装置の製造方法。
  5. 【請求項５】 前記ポリシリコン層中の不純物を含有す
    る内側の層はイオン注入によって形成されることを特徴
    とする請求項３または４に記載の不揮発性半導体記憶装
    置の製造方法。
  6. 【請求項６】 半導体基板上に第１の酸化膜を形成する
    工程と、 前記第１の酸化膜上に、第１のポリシリコン層を堆積す
    る工程と、 前記第１のポリシリコン層上に第２の酸化膜を形成する
    工程と、 前記第２の酸化膜上に第２のポリシリコン層を形成する
    工程とを有し、 前記第１のポリシリコン層は多層構造からなり、内側の
    層は第１の酸化膜及び第２の酸化膜にそれぞれ接する上
    下の層よりも不純物濃度が高いことを特徴とする不揮発
    性半導体記憶装置の製造方法。
  7. 【請求項７】 前記第１のポリシリコン層のうちの不純
    物を含む層に含まれる不純物はリンであることを特徴と
    する請求項１乃至６に記載の不揮発性半導体記憶装置の
    製造方法。
JP25478495A 1995-10-02 1995-10-02 不揮発性半導体記憶装置の製造方法 Expired - Fee Related JP3383140B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP25478495A JP3383140B2 (ja) 1995-10-02 1995-10-02 不揮発性半導体記憶装置の製造方法
US08/720,729 US5882994A (en) 1995-10-02 1996-10-01 Nonvolatile semiconductor memory, and method of manufacturing the same
EP96307206A EP0767489A3 (en) 1995-10-02 1996-10-02 Non-volatile semiconductor memory and manufacturing method
KR1019960043651A KR970024240A (ko) 1995-10-02 1996-10-02 비휘발성 반도체 장치 및 그 제조방법(Nonvolatile Semiconductor Memory, and Method of Manufacturing the Same)
US09/222,778 US6303440B1 (en) 1995-10-02 1998-12-30 Nonvolatile semiconductor memory, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25478495A JP3383140B2 (ja) 1995-10-02 1995-10-02 不揮発性半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0997850A true JPH0997850A (ja) 1997-04-08
JP3383140B2 JP3383140B2 (ja) 2003-03-04

Family

ID=17269840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25478495A Expired - Fee Related JP3383140B2 (ja) 1995-10-02 1995-10-02 不揮発性半導体記憶装置の製造方法

Country Status (4)

Country Link
US (2) US5882994A (ja)
EP (1) EP0767489A3 (ja)
JP (1) JP3383140B2 (ja)
KR (1) KR970024240A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229500A (ja) * 2001-12-28 2003-08-15 Hynix Semiconductor Inc フラッシュメモリ素子のフローティングゲート形成方法
JP2005537671A (ja) * 2002-09-04 2005-12-08 インフィネオン テクノロジーズ アクチエンゲゼルシャフト フラッシュメモリーセル、および、個別の側壁を酸化する方法
US7067875B2 (en) 2001-09-20 2006-06-27 Renesas Technology Corp. Semiconductor integrated circuit device and its manufacturing method
US7199425B2 (en) 2003-05-26 2007-04-03 Kabushiki Kaisha Toshiba Non-volatile memory cells
US7585731B2 (en) 2004-02-20 2009-09-08 Renesas Technology Corp. Semiconductor integrated circuit device and its manufacturing method
JP2013125970A (ja) * 2011-12-15 2013-06-24 Taiwan Semiconductor Manufacturing Co Ltd Ｂｓｉイメージセンサー用半導体装置とその形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787844B2 (en) * 1995-09-29 2004-09-07 Nippon Steel Corporation Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same
JP3383140B2 (ja) * 1995-10-02 2003-03-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5981364A (en) * 1995-12-06 1999-11-09 Advanced Micro Devices, Inc. Method of forming a silicon gate to produce silicon devices with improved performance
US6060360A (en) * 1997-04-14 2000-05-09 Taiwan Semiconductor Manufacturing Company Method of manufacture of P-channel EEprom and flash EEprom devices
US7192829B2 (en) * 1998-07-17 2007-03-20 Micron Technology, Inc. Methods of forming floating gate transistors
US6536370B2 (en) * 1998-11-25 2003-03-25 Advanced Micro Devices, Inc. Elapsed time indicator for controlled environments and method of use
JP2002057330A (ja) * 2000-08-10 2002-02-22 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置及びその製造方法
KR100854504B1 (ko) * 2007-03-12 2008-08-26 삼성전자주식회사 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자
US20090311877A1 (en) * 2008-06-14 2009-12-17 Applied Materials, Inc. Post oxidation annealing of low temperature thermal or plasma based oxidation
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
JP2012212847A (ja) * 2011-03-24 2012-11-01 Toshiba Corp 半導体装置の製造方法、製造システムおよび調整装置
CN104106128B (zh) 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
US11502093B2 (en) * 2020-08-07 2022-11-15 Winbond Electronics Corp. Memory structure and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249968A (en) * 1978-12-29 1981-02-10 International Business Machines Corporation Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers
JPS61190981A (ja) * 1985-02-20 1986-08-25 Casio Comput Co Ltd 半導体装置
US4874716A (en) * 1986-04-01 1989-10-17 Texas Instrument Incorporated Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface
JPS63255972A (ja) * 1987-04-14 1988-10-24 Toshiba Corp 半導体装置の製造方法
US4992391A (en) * 1989-11-29 1991-02-12 Advanced Micro Devices, Inc. Process for fabricating a control gate for a floating gate FET
JP2558931B2 (ja) * 1990-07-13 1996-11-27 株式会社東芝 半導体装置およびその製造方法
US5147813A (en) * 1990-08-15 1992-09-15 Intel Corporation Erase performance improvement via dual floating gate processing
US5289026A (en) * 1991-08-14 1994-02-22 Intel Corporation Asymmetric floating gate overlap for improved device characteristics in buried bit-line devices
EP0528564A2 (en) * 1991-08-20 1993-02-24 National Semiconductor Corporation Self-aligned stacked gate EPROM cell using tantalum oxide control gate dielectric
TW220007B (ja) * 1992-03-12 1994-02-01 Philips Nv
KR0124629B1 (ko) * 1994-02-23 1997-12-11 문정환 불휘발성 반도체 메모리장치의 제조방법
US5439838A (en) * 1994-09-14 1995-08-08 United Microelectronics Corporation Method of thinning for EEPROM tunneling oxide device
US5801076A (en) * 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
JP3383140B2 (ja) * 1995-10-02 2003-03-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5981339A (en) * 1998-03-20 1999-11-09 Advanced Micro Devices, Inc. Narrower erase distribution for flash memory by smaller poly grain size

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067875B2 (en) 2001-09-20 2006-06-27 Renesas Technology Corp. Semiconductor integrated circuit device and its manufacturing method
US7547602B2 (en) 2001-09-20 2009-06-16 Renesas Technology Corp. Semiconductor integrated circuit device and its manufacturing method
JP2003229500A (ja) * 2001-12-28 2003-08-15 Hynix Semiconductor Inc フラッシュメモリ素子のフローティングゲート形成方法
JP2005537671A (ja) * 2002-09-04 2005-12-08 インフィネオン テクノロジーズ アクチエンゲゼルシャフト フラッシュメモリーセル、および、個別の側壁を酸化する方法
US7199425B2 (en) 2003-05-26 2007-04-03 Kabushiki Kaisha Toshiba Non-volatile memory cells
US7391076B2 (en) 2003-05-26 2008-06-24 Kabushiki Kaisha Toshiba Non-volatile memory cells
US7585731B2 (en) 2004-02-20 2009-09-08 Renesas Technology Corp. Semiconductor integrated circuit device and its manufacturing method
JP2013125970A (ja) * 2011-12-15 2013-06-24 Taiwan Semiconductor Manufacturing Co Ltd Ｂｓｉイメージセンサー用半導体装置とその形成方法
JP2015159338A (ja) * 2011-12-15 2015-09-03 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． Ｂｓｉイメージセンサー用半導体装置とその形成方法
US9356059B2 (en) 2011-12-15 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. BSI image sensor chips and methods for forming the same

Also Published As

Publication number Publication date
KR970024240A (ko) 1997-05-30
JP3383140B2 (ja) 2003-03-04
EP0767489A2 (en) 1997-04-09
EP0767489A3 (en) 1997-07-02
US5882994A (en) 1999-03-16
US6303440B1 (en) 2001-10-16

Similar Documents

Publication Publication Date Title
JP3383140B2 (ja) 不揮発性半導体記憶装置の製造方法
US6723625B2 (en) Semiconductor device having thin electrode laye adjacent gate insulator and method of manufacture
US7250654B2 (en) Non-volatile memory device
US5847427A (en) Non-volatile semiconductor memory device utilizing an oxidation suppressing substance to prevent the formation of bird's breaks
US20020146885A1 (en) Method of fabricating a nitride read only memory cell
US8325516B2 (en) Semiconductor device with split gate memory cell and fabrication method thereof
US20030100153A1 (en) Method of manufacturing a semiconductor memory, and method of manufacturing a semiconductor device comprising the semiconductor memory
US7214578B2 (en) Method for fabricating semiconductor device
JP2002016152A (ja) 半導体装置の製造方法
US7309629B2 (en) Method for fabricating semiconductor device
KR100573332B1 (ko) 반도체 기억 장치 및 그 제조 방법
KR0183820B1 (ko) Ono 구조의 절연막을 갖춘 반도체 장치의 제조 방법
JP2872874B2 (ja) 半導体記憶装置およびその製法
JPH08288412A (ja) 不揮発性半導体記憶装置の製造方法
JP3319856B2 (ja) 半導体装置及びその製造方法
JPH09232454A (ja) 不揮発性半導体装置及びその製造方法
JPH10189922A (ja) フラッシュメモリ素子の製造方法
JPH09129760A (ja) 半導体装置及びその製造方法
KR20000001261A (ko) 이피롬 셀 형성방법
JP2787170B2 (ja) 半導体記憶装置およびその製造方法
JPH05251712A (ja) 不揮発性半導体記憶装置の製造方法
JP2000058682A (ja) Ｍｏｓトランジスタ・フラッシュｅｐｒｏｍ装置を製造する際の酸化珪素の異方性化学的エッチング法の改良
JPH05175508A (ja) 不揮発性半導体メモリ装置とその製造方法
JPH05145081A (ja) 半導体不揮発性記憶装置の製造方法
JPH05343698A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees