JP2000058682A - Mosトランジスタ・フラッシュeprom装置を製造する際の酸化珪素の異方性化学的エッチング法の改良 - Google Patents

Mosトランジスタ・フラッシュeprom装置を製造する際の酸化珪素の異方性化学的エッチング法の改良

Info

Publication number
JP2000058682A
JP2000058682A JP10221874A JP22187498A JP2000058682A JP 2000058682 A JP2000058682 A JP 2000058682A JP 10221874 A JP10221874 A JP 10221874A JP 22187498 A JP22187498 A JP 22187498A JP 2000058682 A JP2000058682 A JP 2000058682A
Authority
JP
Japan
Prior art keywords
layer
etching
silicon
oxide
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10221874A
Other languages
English (en)
Inventor
Felice Russo
ルッソ フェリス
Rao Chintapari Kostewara
ラオ チンタパリ コテスワラ
Giuseppe Miccoli
ミッコリ ジウゼッペ
Torsi Alessandro
トルシ アレッサンドロ
Cautiero Giuseppe
カウティエロ ジウゼッペ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consorzio Eagle
Texas Instruments Inc
Original Assignee
Consorzio Eagle
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consorzio Eagle, Texas Instruments Inc filed Critical Consorzio Eagle
Priority to JP10221874A priority Critical patent/JP2000058682A/ja
Publication of JP2000058682A publication Critical patent/JP2000058682A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 本発明は、酸化珪素のための異方性化学的エ
ッチング方法の改良及びその改良を含む珪素FAMOS
トランジスタ・フラッシュEPROM記憶装置の製法を
提供する。 【解決手段】 前記酸化珪素の化学的エッチング方法
は、エッチング方向を有し、次の工程: − 酸化珪素上への窒化珪素層の予備的堆積; − 前記酸化珪素表面から前記窒化物層を前記エッチン
グ方向に対し直角に除去することを目的とした、前記エ
ッチング方向に沿った第一異方性化学的エッチング又は
ブレイク・スルー段階; − 前記酸化珪素表面を前記エッチング方向に対し直角
に除去することを目的とした、前記エッチング方向に沿
った第二異方性化学的エッチング段階;を行うことを特
徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、広く酸化珪素の異
方性化学的エッチング法の改良に関する。
【0002】詳しくは、本発明は、窒化珪素層を酸化珪
素上に等方的に堆積し、堆積後最終的に酸化して、続く
酸化珪素異方性化学的エッチング段階の異方性を増大す
るようにした、上記種類の方法に関する。
【0003】上で概略述べた改良法は、「FAMOS」
トランジスタとも呼ばれている浮動ゲート電子なだれ注
入MOSトランジスタ(floating gate avalanche injec
tionMOS transistor)が与えられる、「フラッシュEP
ROM」メモリーとしても呼ばれている高速アクセス電
気プログラム可能持久記憶装置の製造工程中に開発され
た有利な方法である。
【0004】
【従来の技術】半導体装置の製造は、製造すべき特定の
装置の種々の部品を順次実現する一連の段階からなる化
学的・物理的方法に基づくことは知られている。主に用
いられている半導体材料は珪素である。
【0005】珪素装置に関し、前記化学的・物理的加工
工程中、前に形成した二酸化珪素を、例えば、斜めにな
っていない構造体の垂直壁上に前記二酸化物を維持し、
それを水平面から除去する目的でプラズマ補助異方性化
学的エッチング処理にかける一つ以上の処理工程を行う
必要が生ずることは屡々起きることである。
【0006】そのような必要性は、FAMOSトランジ
スタ・フラッシュEPROM記憶装置の製造で特にきび
しくなる。なぜなら、FAMOSトランジスタは、その
外部環境に対しそれらのゲート領域が絶縁されたMOS
トランジスタによって実質的に構成されているからであ
る。
【0007】FAMOSトランジスタの製造方法は、次
の工程を行うことにより遂行されるのが好ましい。
【0008】「フィールド酸化物(Field Oxide ,フィ
ールド酸化膜)」と呼ばれている二酸化珪素の厚い層を
上に成長させた平行に連なったセクター(sector)が既に
与えられている全基体上に、「トンネル酸化物」又は
「ゲート酸化物」と呼ばれている二酸化珪素の薄層を成
長させる。
【0009】前記トンネル酸化物の上に、「ポリ−1
(poly−1)」と呼ばれる多結晶質珪素(又はポリシリ
コン)の層を堆積させ、それを一層伝導性にするため、
続いて、例えば燐をドープする。
【0010】前記ポリ−1の層の上に、次に「ONO」
と呼ばれる電気絶縁性三層珪素構造体(酸化物−窒化物
−酸化物:SiO2 −Si3 4 −SiO2 )を堆積す
る。
【0011】前記ONO層の上に、「ポリ−2」と呼ば
れるポリシリコンの層を堆積し、それを次に、例えば再
び燐をドープし、最後に珪化タングステン(WSi)の
金属層を前記ポリ−2の層上に堆積する。ポリ−2及び
珪化物層は制御ゲートを形成する。
【0012】次に、ホトリトグラフ法を実施してFAM
OSトランジスタセルの長さを定め、「積層エッチン
グ」工程とも呼ばれている適当なプラズマ補助化学的エ
ッチング工程によって珪化物、ポリ−2、ONO及びポ
リ−1の層の積層をエッチングし、必要に応じトンネル
酸化物層までそれらを除去し、そこでエッチング操作を
止め、このようにして問題のFAMOSトランジスタの
ゲート積層の大きさ、従って、セルの大きさを定める。
【0013】ゲート積層の形成が終わった時、それらゲ
ート積層の全露出表面上に薄い二酸化物層を成長させる
ために酸素雰囲気中で熱的「アニーリング」処理を行
い、それによって特にポリ−1の層の側壁上に酸化物障
壁を形成する。なぜなら、それは、ポリ−2、ドレイン
及びソース領域の方への浮動ゲート領域中に蓄えられた
電荷の漏洩を防ぐ必要があるからである。
【0014】前記アニーリング工程後、ソース領域の接
続線を構成する領域を定めるための工程を行い、その領
域の上に前記トンネル酸化物の薄層及び前記フィールド
酸化物の厚い層をホトリトグラフ法により交互に適用す
る。次にそのような領域を、ドーパント剤を注入する後
の操作のために下の基体を露出させる目的で、「自己整
合ソース(SAS)エッチング(Self Aligned Source
(SAS) etch)」と呼ばれている、酸化物の異方性プラズ
マ補助化学的エッチング操作にかける。
【0015】シールドとして働くゲート酸化物を通して
注入操作によりドレイン領域をドープし、次にそのよう
にして製造した装置をメタライズ及び不動態化するため
に、続いて装置の化学的処理工程を行う。
【0016】フラッシュEPROM記憶装置の品質を評
価する重要なパラメータは、DRL値としても知られて
いる、所謂「データ保持損失(Data Retention Loss)」
である。前記DRL値は、大きな応力を受ける処理にか
けた時に、問題の記憶装置の試験データ保持能力を調べ
ることにより定量的に表すことができる。
【0017】フラッシュEPROM記憶装置のDRL値
を最小にする目的で、ポリ−1の層の側壁に酸化物層を
与えると共に、ゲート積層のベースにゲート酸化物層を
維持することが必要である。特に、ゲート積層のベース
にゲート酸化物を維持することにより、連続的セルの間
の電気ノイズに対する免疫性或は健全性を一層高くする
ことができ、それによって削除及び(又は)書き込みの
誤作動を回避することができる。
【0018】前記SASエッチング操作を行う装置中に
存在すると共に、化学的エッチングを行うその化学自身
の中に存在する性能限界により、前記理論的異方性SA
Sエッチング操作も、実際上ポリ−1の側壁上及びゲー
ト積層のベースの所に成長した酸化物を除去する。
【0019】これに関し、前記SASエッチング操作が
理想的に異方性ではないことの正に結果として、ポリ−
1の側壁上に充分な厚さの酸化物層を残す重要な因子
は、前記積層エッチング操作により決定されるようなゲ
ート積層プロフィールによって表される。しかし、高性
能積層エッチング法によっても、ゲート酸化物に対し、
直角ではないゲート積層プロフィールを形成する。これ
は、SASエッチング法が、ポリ−1の側壁及びゲート
積層の底部領域のゲート酸化物から酸化物を一層容易に
除去することを伴い、或る場合には、積層下に存在する
材料さえも除去されると言うことも起きる。
【0020】従って、このことは、DRL値の大きな低
下を伴い、積層エッチングの変更に対しDRLが敏感で
あること及びSASエッチング法の性能の結果として、
その方法の健全性も危うくなる。
【0021】従来法では、DRL値を最小にしながらポ
リ−1の周辺の酸化物の損失を補償する目的で、ソース
領域へのドーパント剤注入に続くアニーリング工程の一
つ中で、付加的熱的酸化を行う。
【0022】いずれにせよ新しい熱的酸化を行うことは
或る欠点を有する。
【0023】第一に、前記酸化操作は、ゲート積層の種
々の層で均一には行われず、そのためその品質を悪くす
る恐れがある。
【0024】その外に、基体の結晶格子中には、既に存
在する欠陥により介在する珪素原子が非常に迅速に拡散
して凝集する程にまでなり、それによって「積層欠陥」
とも呼ばれている転位の形成を起こし、それら欠陥が今
度はソースとドレイン領域の間に短絡を生ずることにな
る。
【0025】上で述べたことを考慮して、新たな熱的酸
化操作を行うことにより、製造法の効率の低下を伴い、
その結果大きな経済的損失を伴う。
【0026】
【発明が解決しようとする課題】従って、FAMOSト
ランジスタ・フラッシュEPROM記憶装置の製造方法
で、簡単で信頼性のあるやり方で、酸化物層をポリ−1
の層の側壁に維持することができると共に、トンネル酸
化物をゲート積層の底部に維持することができるように
するため、もし望むならば、酸化珪素の化学的エッチン
グ法、できればプラズマ補助エッチング法の異方性を向
上させ、DRL値を最小にし、FAMOSトランジスタ
の特性を変えることなく、メモリーセル間の電気ノイズ
に対する不感性を改良することが、本発明の目的であ
る。
【0027】本発明の更に別な目的は、積層エッチング
の変動及びSASエッチング法の性能の変動に対するD
RL値の敏感性を低下することにより、その方法の健全
性を増大することである。
【0028】
【課題を解決するための手段】本発明の特定の主題は、
エッチング方向を有する酸化珪素の異方性化学的エッチ
ング法において、次の工程: − 酸化珪素(SiO2 )上に窒化珪素(Si3 4
の層の予備的堆積; − 前記酸化珪素表面から前記窒化物層を前記エッチン
グ方向に対し直角に除去することを目的とした、前記エ
ッチング方向に沿った第一異方性化学的エッチング又は
ブレイク・スルー(break-through,破過)段階; − 前記酸化珪素表面を前記エッチング方向に対し直角
に除去することを目的とした、前記エッチング方向に沿
った第二異方性化学的エッチング段階; を行うことを特徴としたエッチング法の改良にある。
【0029】更に本発明によれば、前記方法は、窒化珪
素層の前記予備的堆積工程後、水性蒸気中で、好ましく
は珪素の熱的酸化及びドーパントの拡散が行われる温度
よりも低い温度で、前記窒化珪素層の表面酸化工程を与
えることもできる。
【0030】好ましくは、本発明による前記予備的堆積
操作は、プラズマ補助化学蒸着(PCVD)又は低圧化
学蒸着(LPCVP)、又はエネルギー増大化学蒸着で
あり、それは珪素の熱的酸化及びドーパントの拡散が行
われる温度よりも低い温度で行われる。
【0031】本発明の更に特定の主題は、 − 前記FAMOSトランジスタのゲート積層を形成す
るための第一の一連の化学的・物理的処理工程で、最後
に前記ゲート積層の大きさを規定する目的で異方性化学
的エッチング工程、できればプラズマ補助化学的エッチ
ング工程、又は積層エッチング工程、及び前記ゲート積
層の全露出表面上に酸化珪素の薄い層を成長させる目的
で酸素雰囲気中でのアニーリング工程を行う処理工程、
及び − ソースラインにドーパントを注入することから始ま
る、前記FAMOSトランジスタのソース及びドレイン
領域に相当する場所で珪素基体にドープする第二の一連
の化学的・物理的処理工程、を含む、珪素FAMOSト
ランジスタ、フラッシュEPROM記憶装置の製造方法
において、化学的・物理的処理工程の前記第一の一連の
処理と第二の一連の処理との間で、次の工程: − 前記薄い酸化珪素層の上に窒化珪素層の予備的堆積
操作、 − ソースラインを形成する領域を規定することを目的
としたホトリトグラフ工程、 − 前記ソースライン形成領域から窒化物層を除去する
エッチング方向を有する、第一異方性化学的エッチング
操作、できればプラズマ補助化学的エッチング操作、又
はブレイク・スルー工程、 − 前記ソースライン形成領域から前記酸化珪素層を除
去することを目的とした、前記エッチング方向に従う第
二異方性化学的エッチング操作、を行うことを特徴とし
た記憶装置製造方法にある。
【0032】本発明を、次にその好ましい態様に従い、
特に図面を参照して例示のために記述するが、本発明は
それらに限定されるものではない。図中、全ての図は現
実的大きさで描かれているが、例示のためにのみ与えら
れているだけである。
【0033】
【発明の実施の形態】図1に関し、製造工程中、その製
造工程のSASエッチング工程前に、FAMOSトラン
ジスタ・フラッシュEPROM記憶装置は、厚い酸化物
層、所謂フィールド酸化物を上に成長させた水平な平行
セクター1と、FAMOSトランジスタセルが上に製造
される水平セクター2とを、互いに分離するような仕方
で配列した状態で有する。前記FAMOSトランジスタ
セルは、中心部にゲート積層3が与えられており、その
積層はドレイン領域4とソース領域5とを分離する基体
チャンネルの上に配置されている。垂直セクター6は、
ソースラインを構成する。各ソースラインは、記憶装置
の1語のための共通のソースラインを形成するために、
それに属する種々のソース領域5を短絡して接続するよ
うに設計されている。前に記述したように、この接続を
形成する目的で、前記SASエッチング工程を行うこと
により、前記垂直セクター6の各々から局部的酸化物を
除去し、そこに必要なドーパント剤を注入しなければな
らない。
【0034】従来法により製造された装置の、SASエ
ッチング工程前の水平セクター2に関し、図1の線A−
A′に沿った断面図が図2に示されている。ポリ−1の
層7、ONOの層8、ポリ−2の層9、及び珪化物の層
10が、ゲート積層3内に見ることができる。特に、積
層エッチング工程後に行われるアニーリング工程によ
り、二酸化珪素の薄層11をゲート積層3の回りに成長
させることができることが分かるであろう。「レジス
ト」の保護層12は、図中点線で示されているが、その
保護層はホトリトグラフ法によりパターン化され、その
解像限界により、ゲート積層3の縁への完全な一致を達
成させることはできない。トンネル酸化物層13を認め
ることもできる。
【0035】従来の製造方法によるSASエッチング工
程を行なった後の、図2の断面図は図3に示されてい
る。トンネル酸化物層13(同様にフィールド酸化物
層)の除去により、ソース領域(及びライン)に相当す
る珪素基体部分14が露出されることが分かるであろ
う。いずれにせよ、SASエッチング操作の非理想的な
異方性により、ゲート積層の側壁上、ソース領域5の側
面上に存在する酸化物層11も少なくとも部分的にエッ
チングされているように見え、特に頂部領域15では完
全に除去されており、ドレイン領域4の側面に関し、壁
の底部領域16の所では著しく薄くなっているように見
える。ポリ−1の層7の側壁から酸化物層がそのように
薄くなり、更に完全に除去されたりすることは、例え
ば、トンネル効果により、浮動ゲートに蓄えられた電荷
の損失を起こすことになり、それによって問題の装置の
DRL値を低下する。前に述べたように、ゲート積層の
側壁に沿った酸化物層11のそのようなエッチング効果
が一層ひどくなると、ゲート積層3のプロフィールが一
層傾き、不鮮明になる。
【0036】次に図4に関し、本発明により示唆した方
法は、製造された全装置上に窒化珪素(Si3 4 )の
薄層17を堆積し、その堆積は積層エッチング工程に続
く前記アニーリング工程後で、ソースラインが定められ
るホトリトグラフ工程前に行われることを認めることが
できる。
【0037】続いて、窒化珪素のそのような層17の表
面を酸化し、オキシ窒化珪素を形成することができる。
そのような酸化操作は、後の化学的エッチング処理を考
慮した問題の窒化物の特性及び透磁率の特性を改良す
る。
【0038】今後「ニトックス(nitox)」と呼ぶ窒化又
はオキシ窒化珪素の前記薄層17の存在は、ソースライ
ン・パターンを定めるために行う後のホトリトグラフ工
程に何等変化を惹き起こすものではない。
【0039】ソースライン酸化物をエッチングすること
を目的としたSASエッチング工程は、水平表面からニ
トックス層を除去し、後のSASエッチング工程のため
にソースラインを露出することを目的として、非常に短
い時間のプラズマ補助異方性化学的エッチング操作を先
に行う。ニトックス層に適用したそのような化学的エッ
チング操作は、「ブレイク・スルー」操作とも呼ばれて
いるが、垂直壁上のニトックス層を実質的にエッチング
しないように非常に短い時間で、充分な異方性を有す
る。
【0040】従って、SASエッチング工程中、ゲート
積層3の側壁上、前記ソース領域5の側面上に存在する
ニトックス層17は、下の酸化物層11のためのシール
ドとして働く。実際、前記SASエッチング操作は、ニ
トックス層17に関し、極めて選択的で、酸化珪素を迅
速にエッチングするように設計されている。従って、酸
化物エッチング速度は、ニトックスエッチング速度より
も極めて大きい。
【0041】次に図5に関し、前記ニトックス層17が
存在すると、酸化物層11の厚さを殆ど変化させず、特
にポリ−1の層7に相当して未変化の状態に維持するこ
とを認めることができる。更に、図5は、性能の低い装
置によって行われたSASエッチング操作により得られ
た結果を示しており、従って、それは特に否定的な場合
を例示していることを理解すべきである。性能の一層よ
い装置を用いた場合、ゲート積層3の全側壁上、同様に
頂部領域15上の問題の酸化物層11の保護を達成する
ことができる。
【0042】上で例示したニトックス層17は、積層エ
ッチング操作が前記ゲート積層3の不鮮明な傾いたプロ
フィールを生ずる時でさえも、ゲート積層3の側壁上の
酸化物層11を保護するのに適合し、それによって積層
エッチング工程の性能の起こり得る変動に対しこれらの
装置の製造方法の感受性を低下し、即ち、そのような変
動に関するその方法の許容値を高くし、このようにして
その方法の健全性を増大することができる。
【0043】上記ニトックス層17は、明らかにゲート
積層3のベース部分16も保護し、それによってトンネ
ル酸化物層13が積層自身の下からエッチング除去され
るのを防ぐ。前記トンネル酸化物層13のそのような部
分を一体的状態に維持することにより、隣接したセルで
の書き込み又は消去操作により起こされる電気的ノイズ
に対する免疫性を一層大きくすることができる。
【0044】前記窒化珪素層17の堆積及び後のその表
面酸化に関連した処理工程の導入は、製造工程ラインを
それ程変更するものではない。なぜなら、そのような処
理工程は、例えば、前記ONO層8の製造で既に用いら
れており、特に簡単だからである。特に、上で説明した
ブレイク・スルー工程は、SASエッチング工程に属す
るものと考えられ、その時間は数秒間しか伸びない。
【0045】FAMOSトランジスタセルの特性に対す
る影響も容易に制御することができる。実際、前記ニト
ックス層17の厚さによって惹き起こされるトランジス
タチャンネルの長さの増大は、例えば、注入したドーパ
ント剤の拡散時間を長くし、或は積層エッチング工程の
後で行われるアニーリング操作中に成長する酸化物の厚
さを減少することにより、容易に釣合わせることができ
る。
【0046】窒化物の堆積及び水性蒸気中でのその酸化
を行う温度は、熱的酸化及びドーパント拡散操作が行わ
れる温度よりもかなり低い。これを考慮して、前記温度
は製造される装置に与える影響が実質的に無視できる。
なぜなら、SASエッチング工程前に存在する単独ドー
プ領域が、幾何学的に広がっており、同様に低いドーパ
ント濃度を有するからである。
【0047】結論として、製造工程ラインに容易に挿入
することができる前記ニトックス層17の製造は、ポリ
−1の層7に相当する位置のゲート積層3の側壁上に酸
化物層11を維持し、従って、DRL値のかなりの減少
を可能にし、それによって装置の品質及び製造工程の生
産性を増大することができる。更に、ゲート積層3の下
のトンネル酸化物層13の一体性を維持し、従って、そ
れは電気ノイズに関してセルの健全性を向上するる
【0048】本発明により示唆した方法は、FAMOS
トランジスタ・フラッシュEPROM記憶装置の製造方
法でSASエッチング工程に関連して記述してきた。
【0049】しかし、二酸化珪素の化学的エッチング操
作の異方性挙動を増大するために示唆した解決方法は、
本発明の範囲からそれ程離れることなく、他の方法で有
利に利用することができることは理解されるべきであ
る。
【0050】本発明の好ましい態様を今まで説明してき
たが、当業者は、特許請求の範囲の範囲に規定した本発
明の範囲から離れることなく、それに種々の変更を行え
ることは理解されるべきである。
【0051】以上の説明に関して更に以下の項を開示す
る。 (1) エッチング方向を有する酸化珪素の異方性化学
的エッチング法において、次の工程:酸化珪素(SiO
2 )上に窒化珪素(Si3 4 )の層(17)の予備的
堆積を与え、一つのエッチング方向に沿って第一異方性
化学的エッチング又はブレイク・スルー段階を与え、前
記酸化珪素表面から前記窒化物層(17)を前記エッチ
ング方向に対し直角に除去し、前記エッチング方向に沿
って第二異方性化学的エッチング段階を行い、前記酸化
珪素表面を前記エッチング方向に対し直角に除去する、
工程からなる改良エッチング法。 (2) 窒化珪素層(17)の予備的堆積工程後、前記
窒化珪素層の表面酸化工程を水性蒸気内で行う、第1項
に記載の方法。 (3) 前記予備的堆積操作が、プラズマ補助化学蒸着
(PCVD)、又は低圧化学蒸着(LPCVP)、又は
エネルギー促進化学蒸着である、第1又は第2項に記載
の方法。 (4) 前記予備的堆積操作を珪素の熱的酸化及びドー
パントの拡散が行われる温度よりも低い温度で行う、第
1項〜第3項のいずれか1項に記載の方法。 (5) 窒化珪素層の水性蒸気中での表面酸化を、珪素
の熱的酸化及びドーパントの拡散が行われる温度よりも
低い温度で行う、第2項〜第4項のいずれか1項に記載
の方法。 (6) 浮動ゲート電子なだれ注入MOS、即ち、FA
MOSトランジスタに基づく高速アクセス電気プログラ
ム可能持久珪素記憶装置又はフラッシュEPROM記憶
装置の製造方法において、FAMOSトランジスタのゲ
ート積層(3)を形成するための第一の一連の化学的・
物理的処理工程を行い、最後に前記ゲート積層(3)の
大きさを規定する目的で異方性化学的エッチング工程又
は積層エッチング工程、及び前記ゲート積層(3)の全
露出表面上に酸化珪素の薄い層(11)を成長させる目
的で酸素雰囲気中でのアニーリング工程を行い、前記薄
い珪素層(11)上に窒化珪素層(17)の予備的堆積
操作を行い、ソースライン形成領域(6)を規定する目
的でホトリトグラフ工程を行い、前記ソースライン形成
領域(6)から窒化物層(17)を除去するようなエッ
チング方向を有する、第一異方性化学的エッチング操作
又はブレイク・スルー工程を行い、前記ソースライン形
成領域(6)から前記酸化珪素層(11)を除去する目
的で、前記エッチング方向に従う第二異方性化学的エッ
チング操作を行い、そしてソースラインにドーパントを
注入することから始まる、前記FAMOSトランジスタ
のソース及びドレイン領域に相当する場所で珪素基体に
ドープする第二の一連の化学的・物理的処理工程を行
う、ことからなる製造方法。 (7) 夫々実質的に記載し且つ示したのと同じ、第1
項〜第6項のいずれか1項に記載のFAMOSトランジ
スタ・フラッシュEPROM珪素記憶装置の製造方法及
び酸化珪素の異方性化学的エッチングの改良方法。 (8) 本発明は、酸化珪素のための異方性化学的エッ
チング方法の改良及びその改良を含む珪素FAMOSト
ランジスタ・フラッシュEPROM記憶装置の製造方法
に関し、前記酸化珪素の化学的エッチング方法は、エッ
チング方向を有し、次の工程: − 酸化珪素上への窒化珪素層の予備的堆積; − 前記酸化珪素表面から前記窒化物層を前記エッチン
グ方向に対し直角に除去することを目的とした、前記エ
ッチング方向に沿った第一異方性化学的エッチング又は
ブレイク・スルー段階; − 前記酸化珪素表面を前記エッチング方向に対し直角
に除去することを目的とした、前記エッチング方向に沿
った第二異方性化学的エッチング段階; を行うことを特徴とする。
【図面の簡単な説明】
【図1】製造工程でSASエッチング工程前のFAMO
Sトランジスタ記憶装置の模式的部分的平面図である。
【図2】従来の製造方法で、SASエッチング工程前
の、図1による装置の前から見た立断面図である。
【図3】従来の製造方法で、SASエッチング工程後
の、図1による装置の前から見た立断面図である。
【図4】本発明による製造方法で、SASエッチング工
程前の、図1による装置の前から見た立断面図である。
【図5】本発明による製造方法で、SASエッチング工
程後の、図1による装置の前から見た立断面図である。
【符号の説明】
1 水平並列セクター 2 水平セクター 3 ゲート積層 4 ドレイン領域 5 ソース領域 6 垂直セクター 7 ポリ−1の層 8 ONO層 9 ポリ−2の層 10 珪化物層 11 二酸化珪素層 12 保護層 13 トンネル酸化物層 14 珪素基体 15 頂部領域 16 壁の底部領域 17 窒化珪素層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/115 29/78 (72)発明者 フェリス ルッソ イタリア国 アベッザノ,ビア インファ ンテ 7 (72)発明者 コテスワラ ラオ チンタパリ アメリカ合衆国 テキサス州プラノ,アー バー ダウンズ ドライブ 868 (72)発明者 ジウゼッペ ミッコリ イタリア国 アベッザノ,ビア アドルフ ォ インファンテ,13 (72)発明者 アレッサンドロ トルシ イタリア国 アベッザノ,ビア ピー.エ ヌティアイ マッタレラ,4 (72)発明者 ジウゼッペ カウティエロ イタリア国 アベッザノ,ビア トレベ ス,12 Fターム(参考) 4M104 AA01 BB01 CC05 DD04 DD63 GG16 5F001 AA25 AA43 AA63 AB08 AC06 AD12 AD62 AE02 AF06 AG02 AG03 AG07 AG10 AG12 AG22 AG24 AG30 5F040 DA19 DC01 EA08 EB11 ED02 EL01 EL06 FA02 FA05 FA07 FB04 FC21 5F043 AA32 AA35 AA37 AA38 GG10 5F083 EP02 EP23 EP55 ER02 ER09 ER22 GA21 JA02 JA04 JA32 JA56 KA11 PR03 PR12 PR21 PR29 PR33 PR36

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 エッチング方向を有する酸化珪素の異方
    性化学的エッチング法において、次の工程:酸化珪素
    (SiO2 )上に窒化珪素(Si3 4 )の層(17)
    の予備的堆積を与え、 一つのエッチング方向に沿って第一異方性化学的エッチ
    ング又はブレイク・スルー段階を与え、前記酸化珪素表
    面から前記窒化物層(17)を前記エッチング方向に対
    し直角に除去し、 前記エッチング方向に沿って第二異方性化学的エッチン
    グ段階を行い、前記酸化珪素表面を前記エッチング方向
    に対し直角に除去する、工程からなる改良エッチング
    法。
JP10221874A 1998-08-05 1998-08-05 Mosトランジスタ・フラッシュeprom装置を製造する際の酸化珪素の異方性化学的エッチング法の改良 Pending JP2000058682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10221874A JP2000058682A (ja) 1998-08-05 1998-08-05 Mosトランジスタ・フラッシュeprom装置を製造する際の酸化珪素の異方性化学的エッチング法の改良

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10221874A JP2000058682A (ja) 1998-08-05 1998-08-05 Mosトランジスタ・フラッシュeprom装置を製造する際の酸化珪素の異方性化学的エッチング法の改良

Publications (1)

Publication Number Publication Date
JP2000058682A true JP2000058682A (ja) 2000-02-25

Family

ID=16773545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10221874A Pending JP2000058682A (ja) 1998-08-05 1998-08-05 Mosトランジスタ・フラッシュeprom装置を製造する際の酸化珪素の異方性化学的エッチング法の改良

Country Status (1)

Country Link
JP (1) JP2000058682A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395755B1 (ko) * 2001-06-28 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
KR100415084B1 (ko) * 2001-06-15 2004-01-13 주식회사 하이닉스반도체 플레쉬 메모리소자의 제조방법
CN102543714B (zh) * 2010-12-27 2015-02-25 中国科学院微电子研究所 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415084B1 (ko) * 2001-06-15 2004-01-13 주식회사 하이닉스반도체 플레쉬 메모리소자의 제조방법
KR100395755B1 (ko) * 2001-06-28 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
CN102543714B (zh) * 2010-12-27 2015-02-25 中国科学院微电子研究所 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法

Similar Documents

Publication Publication Date Title
KR100373285B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US9461138B2 (en) Non-volatile semiconductor memory with nitride sidewall contacting nitride layer of ONO gate stack and methods for producing the same
US5599727A (en) Method for producing a floating gate memory device including implanting ions through an oxidized portion of the silicon film from which the floating gate is formed
US8133782B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US6252276B1 (en) Non-volatile semiconductor memory device including assymetrically nitrogen doped gate oxide
US6309927B1 (en) Method of forming high K tantalum pentoxide Ta2O5 instead of ONO stacked films to increase coupling ratio and improve reliability for flash memory devices
JP3383140B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2003031707A (ja) 不揮発性メモリセルの製造方法
US7268090B2 (en) Method of manufacturing flash memory device
KR20050118487A (ko) 플래쉬 메모리 소자의 제조 방법
US20060141711A1 (en) Method of manufacturing flash memory device
US7301193B2 (en) Structure and method for low Vss resistance and reduced DIBL in a floating gate memory cell
US6110781A (en) Anisotropic chemical etching process of silicon oxide in the manufacture of MOS transistor flash EPROM devices
JP2000058682A (ja) Mosトランジスタ・フラッシュeprom装置を製造する際の酸化珪素の異方性化学的エッチング法の改良
US5998262A (en) Method for manufacturing ETOX cell having damage-free source region
US20030181007A1 (en) Method for reducing random bit failures of flash memories
JP2008047870A (ja) 不揮発性半導体記憶装置
US6207502B1 (en) Method of using source/drain nitride for periphery field oxide and bit-line oxide
JP3802455B2 (ja) 半導体素子の形成方法
JPH05343693A (ja) 不揮発性半導体記憶装置の製造方法
JPH10189922A (ja) フラッシュメモリ素子の製造方法
JPH0774274A (ja) 半導体装置の製造方法
CN101246856B (zh) Sonos快闪存储器的制作方法
KR100545209B1 (ko) 플래시 메모리 셀의 제조 방법
JPH0878550A (ja) 浮遊ゲート型不揮発性半導体記憶装置の製造方法