KR100545209B1 - 플래시 메모리 셀의 제조 방법 - Google Patents
플래시 메모리 셀의 제조 방법 Download PDFInfo
- Publication number
- KR100545209B1 KR100545209B1 KR1020030077398A KR20030077398A KR100545209B1 KR 100545209 B1 KR100545209 B1 KR 100545209B1 KR 1020030077398 A KR1020030077398 A KR 1020030077398A KR 20030077398 A KR20030077398 A KR 20030077398A KR 100545209 B1 KR100545209 B1 KR 100545209B1
- Authority
- KR
- South Korea
- Prior art keywords
- flash memory
- gate
- sas
- memory cell
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 39
- 238000007667 floating Methods 0.000 abstract description 15
- 230000015572 biosynthetic process Effects 0.000 abstract description 14
- 239000010408 film Substances 0.000 description 58
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000011084 recovery Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 내장형 플래시 메모리 셀(Embedded Flash Memory Cell)의 제조 공정에서 부유 게이트(Floating Gate) 측벽에 비대칭 산화막이 형성되는 것을 방지하는 방법에 관한 것이다. 상기 목적을 달성하기 위해 본 발명은, 반도체 기판 상에 적층(Stack) 구조의 게이트 전극이 형성된 상태에서 자기정렬 소스(Self Aligned Source: SAS) 형성용 마스크를 적층하고, 상기 셀의 소스 영역이 개방되도록 식각하는데, 상기 SAS 식각시 게이트 측벽에 형성된 이물질 및 상기 SAS 형성용 마스크를 제거한다. 그 다음, 상기 식각 공정시 손상된 상기 게이트의 측벽 및 게이트 산화막의 손상이 회복되도록 산화시킴으로써 플래시 메모리 소자를 형성한다. 본 발명에 따르면, 게이트의 측벽 상에 발생하는 비대칭 산화막을 방지하여 플래시 메모리 소자의 신뢰성을 향상시킬 수 있다.
플래시 메모리, 자기정렬 소스, SAS, 부유 게이트, 게이트 측벽, 산화막
Description
도 1a 및 도 1b는 종래 기술에 따른 자기정렬 소스(SAS) 기술을 설명하기 위한 도면이다.
도 2는 종래 기술에 따른 SAS 형성시 부유 게이트의 측벽에 비대칭 산화막이 형성되는 것을 보여주는 사진이다.
도 3은 종래 기술에 따른 SAS가 형성된 플래시 메모리 셀의 프로파일 단면도이다.
도 4는 본 발명의 실시예에 따른 플래시 메모리 셀에서 이물질 제거 공정이 적용되는 것을 예시하는 프로파일 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 플래시 메모리 셀에서 이물질 제거 공정이 적용되는 것을 예시하는 프로파일 단면도이다.
도 6은 본 발명이 적용된 이후의 후속 메탈 콘택 형성 후의 프로파일 단면도이다.
도 7은 본 발명에 따른 SAS 형성시 부유 게이트의 측벽에 대칭 산화막이 형성된 것을 보여주는 사진이다.
본 발명은 플래시 메모리 셀의 제조 방법에 관한 것으로, 보다 구체적으로, 내장형 플래시 메모리 셀(Embedded Flash Memory Cell)의 제조 공정에서 부유 게이트(Floating Gate) 측벽에 비대칭 산화막이 형성되는 것을 방지하는 방법에 관한 것이다.
일반적으로 플래시 메모리(Flash memory) 소자는 프로그래밍 및 소거(Erase) 특성을 구비한 이피롬(EPROM)과 전기적으로 프로그래밍 및 소거 특성을 확보하는 이이피롬(EEPROM)의 장점을 살려 제조된 소자이다. 이러한 플래시 메모리 소자는 실리콘 기판 상에 형성된 박막의 터널 산화막, 절연막의 개재 하에 적층된 부유 게이트 및 제어 게이트, 및 노출된 기판 부위에 형성된 소스/드레인 영역을 포함하여 구성되며, 1 개의 트랜지스터로서 1 비트의 저장 상태를 실현하고, 아울러, 전기적으로 프로그래밍과 소거를 수행한다.
이러한 플래시 메모리 소자는 소스 라인(source line)을 형성하기 위해 각 단위 셀의 소스를 연결하는 소스 연결층을 형성시킨다. 이러한 소스 연결층은 각 단위 셀의 소스에 콘택을 형성하여 연결하는 금속 콘택(metal contact) 방법을 이용하여 형성될 수 있지만, 이 방법은 콘택 마진(contact margin)을 고려해야 하기 때문에 고집적 소자에는 적절하지 않은 방법이다. 따라서 소자의 고집적화를 실현하기 위해 최근에는 자기정렬 소스(Self Aligned Source; SAS) 공정을 통해 불순물 확산층으로 된 소스 라인(Source line)을 많이 적용하고 있다. 즉, 적층 게이트(Stack gate) 구조의 플래시 메모리 셀 소자에서 집적도를 높이기 위하여 셀과 셀간의 소스 영역을 좁히는 SAS 공정을 이용하고 있다.
구체적으로, 상기 SAS 공정이란 적층 구조의 게이트 전극이 형성된 상태에서 별도의 SAS 마스크를 이용하여 셀의 소스 영역을 개방한 후, 인접한 셀과의 공통 소스 라인을 형성하기 위하여 필드 산화막(Field oxide)을 제거하는 이등방성(Anisotropic) 식각을 실시하는 공정을 말한다.
도 1a 및 도 1b는 종래 기술에 따른 자기정렬 소스(SAS) 기술을 설명하기 위한 도면으로서, 도 1a 및 도 1b는 각각 SAS 기술을 적용하지 않은 경우와 SAS 기술을 적용한 경우의 각각의 셀 크기를 비교하기 위한 도면들이다.
전술한 SAS 기술은 비트 라인(Bit Line) 방향으로 셀(Cell)의 크기를 감소(Shrink)시키게 되는데, 도 1a에서 도면부호 d로 도시된 게이트와 소스 사이의 간격(Gate to Source Space) 부분을 도 1b와 같이 감소시킬 수 있기 때문에 0.25㎛급 기술에서는 필수적인 공정이다. 이러한 SAS 기술의 도입으로 인해 셀 크기를 약 20% 정도 감소시킬 수 있게 된다. 여기서, 도면부호 11은 소스 라인이 형성되는 액티브 영역, 도면부호 13은 게이트, 도면부호 15는 드레인, 도면부호 17은 드레인 콘택, 그리고 도면부호 19는 얕은 트렌치 분리(STI)를 이용한 분리 절연층을 각각 나타낸다.
그런데 이와 같이 SAS 기술에서, 공통 소스 라인 양 측벽은 SAS를 형성하는 동안 게이트 측벽에 손상을 받아 후속 게이트 측벽 회복 공정이 용이하지 않게 될 수 있다. 즉, 상기 SAS 형성시 노출된 게이트 측벽은 산화막이 성장하지 않아 비 대칭적인 산화막이 형성될 수 있다.
도 2는 종래 기술에 따른 SAS 형성시 부유 게이트의 측벽에 비대칭 산화막이 형성되는 것을 보여주는 사진으로서, SAS 형성 공정 이후 종래의 기술에 의하여 게이트 회복 공정을 진행하고, 이후 질화막을 증착하여 그 단면을 분석한 사진이다.
도 2에 도시된 바와 같이, SAS 형성시 노출된 게이트 양 측벽에는 게이트 회복 공정에 의해서 충분히 회복되지 않은 것을 보여주고 있다. 여기서, SAS 형성시 외부로 노출되지 않은 게이트 측벽에는 도면부호 A로 도시한 바와 같이 산화막이 양호하게 형성되지만, SAS 형성시 외부로 노출된 게이트 측벽에서는 도면부호 B로 도시한 바와 같이 산화막이 양호하게 형성되지 않아서 서로 비대칭 산화막을 이루고 있는 것을 보여주고 있다.
상기 게이트 회복 공정이란 게이트 형성시 게이트 측벽과 게이트 산화막이 손상된 부분을 일정 두께 산화시켜 손상된 게이트 측벽과 게이트 산화막을 회복하여 소자의 신뢰성을 향상시키는 공정을 말한다. 또한, 플래시 메모리의 경우에 있어서, 부유 게이트의 측벽 또한 회복시키는 역할을 하게 되므로, 더욱 중요한 의미를 갖는다. 즉, 상기 부유 게이트는 플래시 메모리에서 전자를 저장하는 역할을 하는데, 이때 그 측벽이 절연물로 보호되지 않으면 전자의 유실로 인해 메모리 소자가 동작을 제대로 할 수 없게 된다.
따라서 종래에는 전술한 게이트 측벽뿐만 아니라 부유 게이트의 측벽도 게이트 회복 공정에 의하여 충분히 회복되지 않는다는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 0.18㎛급 이상의 내장형 플래시 메모리 셀의 제조 공정에서 SAS 형성 지역의 게이트 양 측벽에서 게이트 측벽 회복 공정이 불완전하게 되어 플래시 메모리의 데이터 저장 능력이 저하되는 문제를 방지하여 플래시 메모리의 신뢰성을 향상시킬 수 있는 플래시 메모리 셀의 제조 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 내장형 플래시 메모리 셀(Embedded flash memory cell)의 제조 방법은,
ⅰ) 반도체 기판 상에 적층 구조의 게이트 전극이 형성된 상태에서 자기정렬 소스(Self Aligned Source: SAS) 형성용 마스크를 적층하고, 상기 셀의 소스 영역이 개방되도록 식각하는 단계;
ⅱ) 상기 SAS 식각시 게이트 측벽에 형성된 이물질을 제거하는 단계;
ⅲ) 상기 SAS 형성용 마스크를 제거하는 단계; 및
ⅳ) 상기 게이트의 측벽 및 게이트 산화막의 손상이 회복되도록 산화시키는 단계
를 포함한다.
한편, 상기 목적을 달성하기 위한 다른 수단으로서, 본 발명에 따른 내장형 플래시 메모리 셀의 제조 방법은,
ⅰ) 반도체 기판 상에 적층 구조의 게이트 전극이 형성된 상태에서 자기정렬 소스(SAS) 형성용 마스크를 적층하고, 상기 셀의 소스 영역이 개방되도록 식각하는 단계;
ⅱ) 상기 SAS 형성용 마스크를 제거하는 단계;
ⅲ) 상기 SAS 형성용 마스크가 제거된 상태에서 상기 SAS 식각시의 게이트 측벽에 형성된 이물질을 제거하는 단계; 및
ⅳ) 상기 게이트의 측벽 및 게이트 산화막의 손상이 회복되도록 산화시키는 단계
를 포함한다.
여기서, 상기 이물질 제거 단계는 CF4 플라즈마 처리를 이용하거나, 또는 CF4 + O2 플라즈마 처리를 이용할 수 있다.
여기서, 상기 CF4의 유량은 20~100 sccm인 것이 바람직하고, 상기 CF4 처리 시간은 15초 내지 60초 사이인 것이 바람직하다.
여기서, 상기 ⅳ) 단계에서는 50 내지 200Å 두께의 고속 열산화막(Rapid Thermal Oxidation: RTO) 또는 고온 산화막(High Temperature Oxide: HTO)을 형성하는 것을 특징으로 한다.
본 발명에 따르면, 게이트 측벽의 회복이 비대칭적으로 형성되는 것을 방지하기 위해서, 상기 게이트의 측벽 및 게이트 산화막을 회복시키는 공정 이전에 CF4 플라즈마 처리 공정을 이용하여 SAS 공정에 의하여 발생하는 이물질을 제거하게 된다.
이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 플래시 메모리 셀 의 제조 방법을 상세히 설명한다.
전술한 게이트 비대칭 회복의 원인의 하나는 SAS 형성 공정 중에서 발생하는 이물질이 게이트 측벽에 증착되어 발생되는 것이라고 할 수 있다. 따라서 본 발명은 주로 CF4와 O2로 구성된 플라즈마를 이용하여 상기 게이트 측벽 또는 게이트 산화막의 회복 공정 전에 상기 게이트 측벽의 이물질을 제거하게 된다.
도 3은 종래 기술에 따른 SAS가 형성된 플래시 메모리 셀의 프로파일 단면도로서, 종래의 방법으로 SAS 마스크를 이용하여 SAS 반응성 이온 식각(Reactive Ion Etching: RIE)을 진행한 과정까지의 단면도이다.
도 3을 참조하여, 통상적인 플래시 메모리의 제조 방법을 개략적으로 설명하면 다음과 같다. 이때, 상세한 제조 공정은 당업자에게 자명하므로 세부 도면은 생략하기로 한다.
먼저, 공지된 소자 분리 공정을 수행하여 실리콘 기판(31)의 필드 영역들 각각에 액티브 영역을 한정하는 필드 산화막을 형성하고, 이어서, 상기 필드 산화막을 포함한 상기 실리콘 기판의 전면 상에 박막의 게이트 산화막 또는 터널 산화막(34)을 형성한다. 여기서, 도면부호 32는 Deep N-well(32)을 나타내고, 도면부호 33은 P-Well(33)을 나타낸다.
이후, 상기 게이트 산화막 또는 터널 산화막(34) 상에 부유 게이트용 제1 폴리실리콘막(35)을 증착한 후, 상기 제1 폴리실리콘막(35)을 패터닝하여 상기 필드 산화막에 의해 한정된 액티브 영역 및 이에 인접된 상기 필드 산화막 부분 상에 상 기 제1 폴리실리콘막(35)을 잔류시킨다.
다음으로, 상기 필드 산화막 및 제1 폴리실리콘막을 포함한 상기 결과물의 전면 상에 ONO(Oxide-Nitride-Oxide) 유전체막(36)을 형성하고, 이어서, 상기 ONO 유전체막(36) 상에 제2 폴리실리콘막, 텅스텐 실리사이드막 및 비반사막(도시되지 않음)을 차례로 증착한 후, 상기 비반사막, 텅스텐 실리사이드막 및 제2 폴리실리콘막을 패터닝하여 상기 제1 폴리실리콘막과 직교하는 제어 게이트(control gate; 37)를 형성한다. 여기서, 상기 제어 게이트(37)를 형성하기 위한 상기 막들에 대한 식각은 상기 ONO 유전체막(36)을 식각 정지층으로 하여 수행한다.
다음으로, 상기 결과물 상에 셀 영역만을 노출시키는 제1 감광막 패턴을 형성한 후, 상기 제1 감광막 패턴을 식각 장벽으로 하는 자기정렬 식각(Self Align Etch: SAE)을 수행하여 소스/드레인 예정 영역에 잔류되어 있는 제1 폴리실리콘막 부분을 제거함과 동시에, 부유 게이트(35)를 형성한다. 여기서, 상기한 SAE 공정시에는 상기 비반사막이 하드 마스크로서 기능하기 때문에, 상기 제어 게이트(37)의 손상은 발생되지 않는다. 다음으로, 상기 제1 감광막 패턴을 제거한 후, 상기한 식각 공정 동안에 발생된 식각 손상이 보상되도록, 상기 결과물에 대한 재산화 공정을 수행한다.
다음으로, 상기 결과물 상에 소스 예정 영역을 노출시키는 제2 감광막 패턴을 형성하고, 이후, 노출된 기판 영역에 후속에서 수행될 식각 공정시에 실리콘 기판(31)의 손실을 최소화시키기 위하여, 상기 제2 감광막 패턴을 이온주입 마스크로 하여 소정의 불순물을 이온 주입한다. 다음으로, 상기 제2 감광막 패턴을 제거한 후, 이온 주입 시의 손상이 보상되도록 어닐링 공정을 수행한다. 이때, 상기 어닐링의 결과, 노출된 기판 표면에 열산화막이 형성된다.
다음으로, 상기 결과물 상에 제2 감광막 패턴과 동일하게 소스 예정 영역을 노출시키는 제3 감광막 패턴을 형성하고, 다음으로, 상기 제3 감광막 패턴을 식각 장벽으로 하는 자기정렬 소스(SAS) 식각을 수행하여 소스가 형성될 영역의 필드 산화막 부분을 제거한 후, 노출된 소스 예정 영역에 소정의 불순물을 재차 이온 주입하고, 이후 어닐링을 수행함으로써, 전술한 식각 공정 및 이온주입에 의한 손상을 보상함과 동시에 소스 라인을 형성하게 된다. 여기서, 상기 제3 감광막 패턴은 SAS 형성용 마스크(39)를 나타내고, 도면부호 38은 상기 자기정렬 소스 식각부를 나타내며, 통상적으로 반응성 이온 식각(RIE)으로 형성된다.
이후, 상기 결과물 상에 소스 라인 및 드레인 예정 영역을 노출시키는 제4 감광막 패턴을 형성한 후, 노출된 기판 영역에 소정의 불순물을 이온 주입한다. 다음으로, 상기 제4 감광막 패턴을 제거한 상태에서, 어닐링 공정을 통해 드레인 영역을 형성시킨다. 이후, 공지된 후속 공정을 수행하여 플래시 메모리 소자를 완성하게 된다.
이하, 도 4 내지 도 7을 참조하여, 전술한 SAS 형성 공정 이후의 본 발명에 따른 플래시 메모리 셀의 제조 방법을 설명한다.
도 4는 본 발명의 실시예에 따른 플래시 메모리 셀에서 이물질 제거 공정이 적용되는 것을 예시하는 프로파일 단면도이고, 도 5는 본 발명의 다른 실시예에 따른 플래시 메모리 셀에서 이물질 제거 공정이 적용되는 것을 예시하는 프로파일 단 면도이다.
기존의 방법으로 SAS 마스크를 이용하여 SAS 반응성 이온 식각(Reactive Ion Etching: RIE)이 진행된 상태에서, 이물질 제거 공정을 수행하게 되는데, 첫 번째 방법으로, 상기 SAS(38) 형성 이후 SAS 마스크(39), 즉, SAS 형성용 감광막(PR)을 제거하기 전에 CF4 + O2 처리를 진행하거나(도 4 참조), 또는 두 번째 방법으로, SAS 형성용 감광막(39)을 제거한 다음에 CF4 + O2 처리를 진행할 수 있다(도 5 참조).
이때, 상기 이물질 제거 공정에서 CF4 가스 유량은 20~100 sccm으로 하며, 상기 CF4 가스는 이물질 제거를 용이하게 하며, 게이트의 손실량을 적절하게 보상하게 된다.
또한, 상기 이물질의 제거를 용이하게 하기 위하여 O2를 첨가할 수도 있다.
상기 이물질 제거 공정 시간이 길면 게이트 폴리의 손상이 야기되므로, 그 공정 시간은 1분 이내, 바람직하기로는 15초 내지 60초 정도로 조절한다.
다음으로, 상기 게이트의 측벽 및 게이트 산화막의 회복을 위해 산화 공정이 수행되는데, 고속 열산화막(RTO)을 이용하거나 고온 산화막(HTO)을 이용하여 산화막 두께를 50~200Å 정도로 진행시킬 수 있다.
도 6은 본 발명이 적용된 이후의 후속 메탈 콘택 형성 후의 프로파일 단면도로서, 상기 게이트의 측벽 및 게이트 산화막의 회복을 위한 산화 공정에 의해 게이 트 회복 산화막(Gate Recovery Oxide; 40)이 형성된 것을 나타낸다.
한편, 플래시 메모리 셀의 디바이스 향상을 위해, 즉, 셀 지역의 드레인의 전기적 필드를 감소시키기 위하여 셀의 저농도 도핑을 진행할 수 있는데, 전술한 이물질 제거 공정을 상기 셀 저농도 도핑 공정 이후에 처리할 수도 있다.
도 7은 본 발명에 따라 CF4 플라즈마 처리를 이용하여 게이트 회복 공정을 진행하고, 질화막을 증착하고 단면을 분석한 사진이다.
도 7에 도시된 바와 같이, 도면부호 A'는 SAS 형성시 외부로 노출되지 않은 게이트 측벽에서 형성된 산화막을 나타내고, 도면부호 B'는 SAS 형성시 외부로 노출된 게이트 측벽에서 형성된 산화막을 나타낸다. 전술한 도 2와 비교하면, 종래의 비대칭 산화막이 형성되는 문제가 해소된 것을 알 수 있다. 즉, 본 발명에서는, 상기 게이트 측벽의 회복이 비대칭적으로 형성되는 것을 방지하도록, 상기 게이트 회복 공정 전에 CF4 플라즈마 처리 공정을 이용하여 SAS 공정에 의하여 발생하는 이물질을 제거하였다.
전술한 바와 같이, 상기 플래시 메모리는 비휘발성 메모리로서 전원의 공급이 없어도 데이터를 유지하는 것을 특성으로 하는 소자인데, 이러한 데이터 유지 능력은 부유 게이트의 측벽을 절연물로 충분하게 보호할 수 있는지에 따라 달라지며, 본 발명에 따르면, 게이트의 측벽 상에 발생하는 비대칭 산화막을 방지하여 플래시 메모리 소자의 신뢰성을 향상시킬 수 있다.
또한, 종래에는 비대칭 산화막 형성에 따른 문제를 개선하기 위하여 그 산화 막을 매우 두껍게 성장시키는 방법을 사용함으로써, 불필요한 셀 크기의 증가를 가져오는 문제를 안고 있었으나, 본 발명에서는 일정량의 산화막 형성 공정으로도 충분히 부유 게이트를 절연시킬 수 있고, 또한 전술한 셀 크기 증가 문제를 해결할 수 있다.
위에서 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술 사항을 벗어남이 없어 위 실시 예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다.
본 발명에 따르면, 게이트의 측벽 상에 발생하는 비대칭 산화막을 방지하여 플래시 메모리 소자의 신뢰성을 향상시킬 수 있다.
또한, 종래에는 산화막을 매우 두껍게 성장시킬 경우 불필요한 셀 크기의 증가를 가져왔으나, 본 발명에 따르면 일정 두께의 산화막 형성 공정으로도 충분히 부유 게이트를 절연시킬 수 있고, 또한 전술한 셀 크기 증가 문제를 해결할 수 있다.
Claims (12)
- 내장형 플래시 메모리 셀(Embedded flash memory cell)의 제조 방법에 있어서,ⅰ) 반도체 기판 상에 적층(Stack) 구조의 게이트 전극이 형성된 상태에서 자기정렬 소스(Self Aligned Source: SAS) 형성용 마스크를 적층하고, 상기 셀의 소스 영역이 개방되도록 식각하는 단계;ⅱ) 상기 SAS 식각시에 게이트 측벽에 형성된 이물질을 플라즈마 처리를 이용하여 제거하는 단계;ⅲ) 상기 SAS 형성용 마스크를 제거하는 단계; 및ⅳ) 상기 게이트의 측벽 및 게이트 산화막의 손상이 회복되도록 고속 열산화(Rapid Thermal Oxidation: RTO) 또는 고온 산화(High Temperature Oxidation: HTO)를 이용하여 산화시키는 단계를 포함하는 플래시 메모리 셀의 제조 방법.
- 제 1항에 있어서,상기 이물질을 제거하기 위한 플라즈마 처리는 CF4 플라즈마를 이용하는 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
- 제 1항에 있어서,상기 이물질을 제거하기 위한 플라즈마 처리는 CF4 + O2 플라즈마를 이용하는 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
- 제 2항 또는 제 3항에 있어서,상기 CF4의 농도는 20~100 sccm인 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
- 제 4항에 있어서,상기 CF4 처리 시간은 15초 내지 60초 사이인 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
- 제 5항에 있어서,상기 ⅳ) 단계의 산화로 50 내지 200Å의 두께의 산화막을 형성하는 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
- 내장형 플래시 메모리 셀의 제조 방법에 있어서,ⅰ) 반도체 기판 상에 적층 구조의 게이트 전극이 형성된 상태에서 자기정렬 소스(SAS) 형성용 마스크를 적층하고 상기 셀의 소스 영역이 개방되도록 식각하는 단계;ⅱ) 상기 SAS 형성용 마스크를 제거하는 단계;ⅲ) 상기 SAS 형성용 마스크가 제거된 상태에서 상기 SAS 식각시에 게이트 측벽에 형성된 이물질을 플라즈마 처리를 이용하여 제거하는 단계; 및ⅳ) 상기 게이트의 측벽 및 게이트 산화막의 손상이 회복되도록 고속 열산화 (Rapid Thermal Oxidation: RTO) 또는 고온 산화(High Temperature Oxidation: HTO)를 이용하여 산화시키는 단계를 포함하는 플래시 메모리 셀의 제조 방법.
- 제 7항에 있어서,상기 이물질을 제거하기 위한 플라즈마 처리는 CF4 플라즈마를 이용하는 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
- 제 7항에 있어서,상기 이물질을 제거하기 위한 플라즈마 처리는 CF4 + O2 플라즈마를 이용하는 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
- 제 8항 또는 제 9항에 있어서,상기 CF4의 농도는 20~100 sccm인 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
- 제 10항에 있어서,상기 CF4 처리 시간은 15초 내지 60초 사이인 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
- 제 11항에 있어서,상기 ⅳ) 단계의 산화는 50 내지 200Å의 두께의 산화막을 형성하는 것을 특징으로 하는 플래시 메모리 셀의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030077398A KR100545209B1 (ko) | 2003-11-03 | 2003-11-03 | 플래시 메모리 셀의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030077398A KR100545209B1 (ko) | 2003-11-03 | 2003-11-03 | 플래시 메모리 셀의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050042613A KR20050042613A (ko) | 2005-05-10 |
| KR100545209B1 true KR100545209B1 (ko) | 2006-01-24 |
Family
ID=37243557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030077398A KR100545209B1 (ko) | 2003-11-03 | 2003-11-03 | 플래시 메모리 셀의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100545209B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850124B1 (ko) * | 2007-07-11 | 2008-08-04 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
-
2003
- 2003-11-03 KR KR1020030077398A patent/KR100545209B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050042613A (ko) | 2005-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8278202B2 (en) | Conductive spacers extended floating gates | |
| US6768161B2 (en) | Semiconductor device having floating gate and method of producing the same | |
| JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
| US7511331B2 (en) | Semiconductor device having side wall spacers | |
| US6117730A (en) | Integrated method by using high temperature oxide for top oxide and periphery gate oxide | |
| KR100239459B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| US6962851B2 (en) | Nonvolatile memories and methods of fabrication | |
| US7081651B2 (en) | Non-volatile memory device with protruding charge storage layer and method of fabricating the same | |
| JPH10116926A (ja) | 凹状のフローティングゲートを具備した不揮発性メモリ素子及びその製造方法 | |
| US20040077144A1 (en) | Method to form self-aligned split gate flash with L-shaped wordline spacers | |
| WO2005031859A1 (en) | 2-transistor memory cell and method for manufacturing | |
| KR20030088826A (ko) | 스플리트 게이트 메모리 장치 및 그 제조방법 | |
| US6962852B2 (en) | Nonvolatile memories and methods of fabrication | |
| US6110779A (en) | Method and structure of etching a memory cell polysilicon gate layer using resist mask and etched silicon oxynitride | |
| JP2001057394A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US7439143B2 (en) | Flash memory device and method of manufacturing the same | |
| US6998309B2 (en) | Method of manufacturing a non-volatile semiconductor memory device | |
| KR100545209B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| US7060627B2 (en) | Method of decreasing charging effects in oxide-nitride-oxide (ONO) memory arrays | |
| US5998262A (en) | Method for manufacturing ETOX cell having damage-free source region | |
| KR100725477B1 (ko) | 반도체 장치와 반도체 장치의 제조 방법 | |
| US6943119B2 (en) | Flash process for stacking poly etching | |
| KR100339420B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100262002B1 (ko) | 플래쉬 메모리 제조방법 | |
| KR20000027281A (ko) | 플래쉬 메모리 셀 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |