KR950021607A - 미세한 도전라인을 갖는 반도체 장치와 미세 도전라인 형성방법 및 이를 사용한 반도체 장치 제조방법 - Google Patents
미세한 도전라인을 갖는 반도체 장치와 미세 도전라인 형성방법 및 이를 사용한 반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR950021607A KR950021607A KR1019930026229A KR930026229A KR950021607A KR 950021607 A KR950021607 A KR 950021607A KR 1019930026229 A KR1019930026229 A KR 1019930026229A KR 930026229 A KR930026229 A KR 930026229A KR 950021607 A KR950021607 A KR 950021607A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- forming
- spacer
- sidewall
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 125000006850 spacer group Chemical group 0.000 claims abstract 10
- 239000000758 substrate Substances 0.000 claims abstract 9
- 238000005530 etching Methods 0.000 claims abstract 5
- 239000003990 capacitor Substances 0.000 claims abstract 4
- 238000000059 patterning Methods 0.000 claims abstract 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000003860 storage Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치에 사용되는 라인을 미세한 폭으로 형성하는 방법과 이 방법을 사용한 반도체 기억장치를 제조하는 공정 및 이 방법으로 형성된 반도체 기억장치에 관한 것으로, 특히 미세선폭의 라인을 형성함에 있어서 기존의 스텝퍼가 갖는 폭한계보다 그 미만으로 상기 스텝터를 사용하여 형성할 수 있는 공정으로, 활성영역이 마련된 반도체 기판에 절연층을 형성하여 라인이 형성되는 위치에 측벽을 갖도로 상기 절연층을 패터닝하는 단계; 상기 패터닝된 절연층 측벽에 스페이서를 형성하도록 도전층을 전면에 형성하고 에치백하여 도전성 측벽 스페이서를 형성하는 단계; 상기 스페이서에 연한 상기 절연층을 에칭하여 제거하는 단계로 구성되어 상기 측벽 스페이서의 폭만큼의 미세한 도전라인이 형성되며, 상기 도전라인을 게이트전극으로 하여 형성하고 소오스 드레인 영역을 형성하여 미세소자를 구성하여 또한 이 소자에 연결되는 캐패시터를 구성시켜 반도체 기억장치를 형성한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정에 의해 형성된 반도체 기억장치의 메모리 셀 단면도,
제3도(a)내지 (d)는 본 발명에 따른 미세 도전라인 형성공정을 사용한 반도체 기억장치의 제조공정을 나타낸 공정도이다.
Claims (10)
- 활성영역이 마련된 반도체 기판에 절연층을 형성하고 패터닝하여 도전라인이 형성되는 위치에 측벽을 형성할 수 있도록 절연층 패턴을 형성하는 단계; 상기 절연층패턴의 측벽에 스페이서가 형성되도록 도전층을 전면에 형성하고 에치백하여 도전성 측벽 스페이서를 형성하는 단계; 상기 스페이서에 연한 상기 절연층을 에칭하여 제거하는 단계를 포함하는 반도체 게이트라인 형성방법.
- 제1항에 있어서, 상기 기판에 형성되는 절연층은 고온저압 화학기상증착법으로 형성되는 것을 특징으로 하는 반도체 게이트라인 형성방법.
- 제1항에 있어서, 상기 스페이서 폭은 0.5㎛이하로 형성되는 것을 특징으로 하는 반도체 게이트라인 형성방법.
- 활성영역이 마련된 반도체 기판에 제1의 절연층을 형성하여 소자가 형성되는 위치에서 측벽을 갖도록 제1의 절연층 패턴을 형성하는 단계; 기판 전면에 제2의 절연층으로서 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 측벽에 스페이서 형태의 게이트 전극을 형성하는 단계; 상기 제1절연층과 이 절연층을 포위하는 상기 게이트 절연층을 에칭하여 제거하는 단계; 상기 스페이서형 게이트 전극을 마스크로 기판에 이온 주입하여 소오스 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제4항에 있어서, 상기 스페이서형 게이트 전극을 마스크로 저농도 이온 주입하는 공정과, 게이트 전극측벽에 측벽산화층을 형성하여 고농도 이온주입을 하는 단계를 또한 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제4항에 있어서, 상기 기판에 형성되는 제1절연층은 고온 저압 화학기상증착법으로 형성되는 것을 특징으로 하는 반도체 장치 제조방법.
- 제1항에 있어서, 상기 게이트 전극의 길이는 0.5㎛이하로 형성되는 것을 특징으로 하는 반도체 장치 제조방법.
- 제4항에 있어서, 상기 제1절연층의 패터닝은 도전라인이 형성되는 위치에 측벽을 갖도록 형성하는 단계를 더욱 포함하고, 상기 형성된 소오스에 접촉창을 형성하고 이 위에 캐패시터 저장전극, 유전층, 플레이트전극을 갖는 캐패시터를 형성하는 단계를 또한 포함하여 반도체 메모리 셀을 형성함을 특징으로 하는 반도체 장치 제조방법.
- 게이트 길이와 폭을 갖는 게이트 전극의 폭방향 일측벽은 기판에 대해 수직하여 있고 이에 대응하는 또다른 폭방향 측면은 라운드된 형상을 취한 게이트 전극과, 상기 측벽상에 형성된 절연 스페이서와 저농도 및 고농도를 갖는 소오스 드레인으로 구성된 MOS트랜지스터와, 상기 소오스는 접촉창을 통해 연결된 캐패시터로 구성되어 메모리 셀을 이루는 것을 특징으로 하는 반도체 장치.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026229A KR950021607A (ko) | 1993-12-02 | 1993-12-02 | 미세한 도전라인을 갖는 반도체 장치와 미세 도전라인 형성방법 및 이를 사용한 반도체 장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026229A KR950021607A (ko) | 1993-12-02 | 1993-12-02 | 미세한 도전라인을 갖는 반도체 장치와 미세 도전라인 형성방법 및 이를 사용한 반도체 장치 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950021607A true KR950021607A (ko) | 1995-07-26 |
Family
ID=66825700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026229A KR950021607A (ko) | 1993-12-02 | 1993-12-02 | 미세한 도전라인을 갖는 반도체 장치와 미세 도전라인 형성방법 및 이를 사용한 반도체 장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950021607A (ko) |
-
1993
- 1993-12-02 KR KR1019930026229A patent/KR950021607A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940027104A (ko) | 트랜지스터 제조방법 | |
| KR960036040A (ko) | 강유전체 메모리 장치 및 그 제조방법 | |
| KR950028198A (ko) | 캐패시터 제조방법 | |
| KR970054504A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2000236074A5 (ko) | ||
| KR950021607A (ko) | 미세한 도전라인을 갖는 반도체 장치와 미세 도전라인 형성방법 및 이를 사용한 반도체 장치 제조방법 | |
| KR0161737B1 (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR970003952A (ko) | 스태틱 랜덤 액세스 메모리 및 그 제조방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR100687849B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100192398B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0156169B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR930008884B1 (ko) | 스택커패시터 셀 제조방법 | |
| KR0172832B1 (ko) | 반도체소자 제조방법 | |
| KR950004546A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR970024168A (ko) | 모스 트랜지스터 및 그의 제조방법(A MOS transistor and a method of fabricating the same) | |
| KR930001457A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR940022856A (ko) | 디램 셀 제조방법 | |
| KR960009173A (ko) | 메모리셀 구조 및 그 제조방법 | |
| KR940010337A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR970054024A (ko) | 반도체 소자의 커패시터 구조 및 제조방법 | |
| KR970077368A (ko) | 반도체 소자의 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR970018671A (ko) | 이중 버어티칼(Double Vertical) 트랜지스터 및 그 제조방법 | |
| KR970053920A (ko) | 씨모스(cmos) 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |