KR970054205A - 고집적 마스 롬(mask rom) 제조 방법 - Google Patents
고집적 마스 롬(mask rom) 제조 방법 Download PDFInfo
- Publication number
- KR970054205A KR970054205A KR1019950054360A KR19950054360A KR970054205A KR 970054205 A KR970054205 A KR 970054205A KR 1019950054360 A KR1019950054360 A KR 1019950054360A KR 19950054360 A KR19950054360 A KR 19950054360A KR 970054205 A KR970054205 A KR 970054205A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- highly integrated
- pattern
- etching
- pitch
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
고집적 반도체 소자의 제조 방법
2. 발명이 해결하려고 하는 기술적 과제
마스크롬 제조시 패터닝 공정에서 스텝퍼의 해상력의 한계로 인해 각 게이트 전극 사이의 피치를 최소 0.5㎛ 내지 0.7㎛로 유지해여 하기 때문에 더 이상의 고집화를 이룰수 없다는 문제점을 해소하고자 함.
3. 발명의 해결방법의 요지
스텝퍼의 해상력을 최대로 사용하면서 일정한 간격으로 반복되는 산화막과 질화막 패턴을 식각 베리어로 이용하여 게이트 전극용 폴리실리콘을 식각함으로써 각 게이트 전극 사이의 피치를 감소시킬 수 있는 고집적 마스크 롬 제조 방법을 제공하고자 함.
4. 발명의 중요한 용도
마스크롬 제조에 이용됨
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2e도는 본 발명의 고집적 마스크 롬 제조 방법에 따른 제조 공정도.
Claims (2)
- 고집적 마스크 롬을 제조하는 방법에 있어서, 반도체 기판 상에 게이트 산화막, 게이트 전극용 폴리실리콘, 질화막을 차례로 형성한 후 소정의 마스크 및 식각 공정을 수행하여 소정의 폭을 갖도록 상기 질화막을 패터닝 하는 단계와, 전체 구조 상에 산화막을 형성한 후 상기 질화막 패턴과 소정의 피치를 유지하면서 상기 질화막 패턴 사이에 상기 산화막의 패턴이 형성되도록 하는 소정의 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 베리어로 이용하여 상기 산화막을 식각하는 단계와,상기 잔류 포토레지스트를 제거하고, 상기 잔류 질화막 및 산화막을 식각 베리어로 이용하여 상기 폴리실리콘을 식각하는 단계 및 상기 잔류 산화막과 질화막을 제거하는 단계를 포함해서 이루어진 고집적 마스크 롬 제조 방법.
- 제1항에 있어서, 상기 질화막 패턴의 폭은 약 0.7㎛이고, 상기 포토레지스트 패턴은 상기 질화막 패턴과 약 0.2㎛의 피치를 유지하여 형성되는 것을 특징으로 하는 고집적 마스크 롬 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950054360A KR100204414B1 (ko) | 1995-12-22 | 1995-12-22 | 고집적 마스크 롬 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950054360A KR100204414B1 (ko) | 1995-12-22 | 1995-12-22 | 고집적 마스크 롬 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970054205A true KR970054205A (ko) | 1997-07-31 |
KR100204414B1 KR100204414B1 (ko) | 1999-06-15 |
Family
ID=19443011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950054360A KR100204414B1 (ko) | 1995-12-22 | 1995-12-22 | 고집적 마스크 롬 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100204414B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100370137B1 (ko) * | 2000-12-29 | 2003-01-30 | 주식회사 하이닉스반도체 | 플랫 롬 셀의 어레이 및 그 제조방법 |
-
1995
- 1995-12-22 KR KR1019950054360A patent/KR100204414B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100370137B1 (ko) * | 2000-12-29 | 2003-01-30 | 주식회사 하이닉스반도체 | 플랫 롬 셀의 어레이 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100204414B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970018187A (ko) | 반도체 장치 제조방법 | |
KR970054205A (ko) | 고집적 마스 롬(mask rom) 제조 방법 | |
KR960032060A (ko) | 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법 | |
KR970054506A (ko) | 레이저를 이용한 완전 자기 정합형 박막 트랜지스터의 제조 방법 | |
KR970013046A (ko) | 반도체 소자의 제조 방법 | |
KR950021553A (ko) | 반도체소자의 저장전극 제조방법 | |
KR970003959A (ko) | 캐패시터의 전하저장전극 형성방법 | |
KR950025927A (ko) | 반도체장치 제조방법 | |
KR960026937A (ko) | 반도체 소자 제조방법 | |
KR970018180A (ko) | 반도체 소자 제조방법 | |
KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR970053120A (ko) | 반도체장치의 제조방법 | |
KR950021761A (ko) | 박막트랜지스터 제조방법 | |
KR970054201A (ko) | 마스크 롬의 제조방법 | |
KR970048969A (ko) | 마스크 롬의 제조방법 | |
KR960043239A (ko) | 롬의 게이트전극 제조방법 | |
KR960026893A (ko) | 롬의 게이트전극 제조방법 | |
KR960026268A (ko) | 반도체소자의 미세패턴 형성방법 | |
KR950025931A (ko) | 게이트 전극 형성방법 | |
KR970018536A (ko) | 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법 | |
KR970052187A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR960026300A (ko) | 미세 패턴 제조방법 | |
KR950004408A (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
KR950009942A (ko) | 반도체 소자의 패턴 형성방법 | |
KR960026664A (ko) | 롬의 게이트전극 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |