KR960026893A - 롬의 게이트전극 제조방법 - Google Patents

롬의 게이트전극 제조방법 Download PDF

Info

Publication number
KR960026893A
KR960026893A KR1019940038145A KR19940038145A KR960026893A KR 960026893 A KR960026893 A KR 960026893A KR 1019940038145 A KR1019940038145 A KR 1019940038145A KR 19940038145 A KR19940038145 A KR 19940038145A KR 960026893 A KR960026893 A KR 960026893A
Authority
KR
South Korea
Prior art keywords
gate electrode
forming
mask pattern
layer
mask
Prior art date
Application number
KR1019940038145A
Other languages
English (en)
Inventor
황준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940038145A priority Critical patent/KR960026893A/ko
Publication of KR960026893A publication Critical patent/KR960026893A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 노광기의 해상력 한계를 극복하고 패턴간 간격을 최소화 할 수 있는 롬의 게이트전극 제조방법에 관한 것으로, 게이트전극층 상부에 상기 게이트전극 형성물질과의 식각선택비가 높은 물질로 이루어진 제1마스크 패턴을 형성하되, 패턴의 크기는 예정된 게이트전극의 크기와 동일하게, 패턴간 간격은 상기 게이트전극의 크기에 예정된 게이트전극간 간격의 2배를 더한 크기가 되도록 하는 제1단계; 상기 제1마스크 패턴 측벽에 스페이서 절연막을 형성하는 제2단계; 상기 구조 전체 상부에 제1마스크 패턴과 동일한 물질로 제2마스크 패턴층을 형성하는 제3단계; 상기 제2 및 제1마스크 패턴을 블랭킷 식각하여 상기 스페이서 절연막이 노출되도록 하는 제4단계; 상기 스페이서 절연막을 제거하는 제5단계; 상기 제1 및 제2마스크 패턴과 게이트전극층의 식각선택비 차이를 이용하여 상기 게이트전극층을 선택식각함으로써 게이트전극을 형성하는 제6단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

롬의 게이트전극 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3E도는 본 발명에 따른 상기 제1도의 마스크 롬의 제조과정을 나타내는 공정단면도.

Claims (6)

  1. 롬의 게이트전극 제조방법에 있어서, 게이트전극층 상부에 상기 게이트전극 형성물질과의 식각선택비가 높은 물질로 이루어진 제1마스크 패턴을 형성하되, 패턴의 크기는 예정된 게이트전극의 크기와 동일하게, 패턴간 간격은 상기 게이트전극의 크기에 예정된 게이트전극간 간격의 2배를 더한 크기가 되도록 하는 제1단계; 상기 제1마스크 패턴 측벽에 스페이서 절연막을 형성하는 제2단계; 상기 구조 전체 상부에 제1마스크 패턴과 동일한 물질로 제2마스크 패턴층을 형성하는 제3단계; 상기 제2 및 제1마스크 패턴을 블랭킷 식각하여 상기 스페이서 절연막이 노출되도록 하는 제4단계; 상기 스페이서 절연막을 제거하는 제5단계; 상기 제1 및 제2마스크 패턴과 게이트전극층의 식각선택비 차이를 이용하여 상기 게이트전극층을 선택식각함으로써 게이트전극을 형성하는 제6단계를 포함하여 이루어지는 것을 특징으로 하는 롬의 게이트전극 제조방법.
  2. 제1항에 있어서, 상기 제1단계는 게이트전극층 상부에 마스크 패턴층을 형성하는 단계; 상기 마스크 패턴층 상부에 감광막 패턴을 형성한 후, 이를 식각마스크로 상기 마스크 패턴층을 식각하여 제1마스크 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 롬의 게이트전극 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 게이트전극층은 폴리실리콘으로 이루어지는 것을 특징으로 하는 롬의 게이트전극 제조방법.
  4. 제3항에 있어서, 상기 마스크 패턴은 LPO물질로 이루어지는 것을 특징으로 하는 롬의 게이트전극 제조방법.
  5. 제1항 또는 제2항에 있어서, 상기 제2단계는 제1단계 후 상기 구조 전체 상부에 절연막을 형성하는 단계; 상기 절연막을 블랭킷 식각하여 상기 마스크 패턴 측벽에 스페이서 절연막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 롬의 게이트전극 제조방법.
  6. 제4항에 있어서, 상기 절연막은 질화막인 것을 특징으로 하는 롬의게이트전극 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940038145A 1994-12-28 1994-12-28 롬의 게이트전극 제조방법 KR960026893A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038145A KR960026893A (ko) 1994-12-28 1994-12-28 롬의 게이트전극 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038145A KR960026893A (ko) 1994-12-28 1994-12-28 롬의 게이트전극 제조방법

Publications (1)

Publication Number Publication Date
KR960026893A true KR960026893A (ko) 1996-07-22

Family

ID=66769840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038145A KR960026893A (ko) 1994-12-28 1994-12-28 롬의 게이트전극 제조방법

Country Status (1)

Country Link
KR (1) KR960026893A (ko)

Similar Documents

Publication Publication Date Title
KR960005864A (ko) 미세패턴 형성방법
KR950001901A (ko) 콘택홀 제조방법
KR970018109A (ko) 반도체 소자의 미세패턴 형성방법
KR960026893A (ko) 롬의 게이트전극 제조방법
KR960026297A (ko) 반도체소자의 미세패턴 제조방법
KR960026664A (ko) 롬의 게이트전극 제조방법
KR970024184A (ko) 반도체장치의 캐패시터 제조방법(Method of fabricating a capacitor in semiconductor device)
KR960026894A (ko) 롬의 게이트전극 제조방법
KR960026891A (ko) 롬의 게이트전극 제조방법
KR960026892A (ko) 롬의 게이트전극 제조방법
KR970054205A (ko) 고집적 마스 롬(mask rom) 제조 방법
KR970016793A (ko) 스페이서를 이용한 마스크 제조방법
KR960043239A (ko) 롬의 게이트전극 제조방법
KR960026351A (ko) 스페이서절연층 형성방법
KR970052224A (ko) 반도체 장치의 접촉장 형성방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR960026635A (ko) 금속배선 형성방법
KR970003959A (ko) 캐패시터의 전하저장전극 형성방법
KR970052342A (ko) 반도체 소자의 금속패턴 형성방법
KR970016758A (ko) 중합체(polymer)를 이용한 미세패턴 형성방법
KR950021059A (ko) 하프톤형 위상반전마스크 제조 하프톤형 위상반전마스크 제조방법 하프톤형 위상반전마스크 제조방법
KR960026270A (ko) 콘택홀 형성방법
KR970052761A (ko) 반도체소자의 패턴 형성방법
KR950025913A (ko) 반도체소자의 미세패턴 형성방법
KR950012631A (ko) 위상 반전 마스크의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid