KR960026300A - 미세 패턴 제조방법 - Google Patents

미세 패턴 제조방법 Download PDF

Info

Publication number
KR960026300A
KR960026300A KR1019940039018A KR19940039018A KR960026300A KR 960026300 A KR960026300 A KR 960026300A KR 1019940039018 A KR1019940039018 A KR 1019940039018A KR 19940039018 A KR19940039018 A KR 19940039018A KR 960026300 A KR960026300 A KR 960026300A
Authority
KR
South Korea
Prior art keywords
pattern
fine
photoresist pattern
forming
etching
Prior art date
Application number
KR1019940039018A
Other languages
English (en)
Other versions
KR0169595B1 (ko
Inventor
신기수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940039018A priority Critical patent/KR0169595B1/ko
Publication of KR960026300A publication Critical patent/KR960026300A/ko
Application granted granted Critical
Publication of KR0169595B1 publication Critical patent/KR0169595B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 고집적 반도체소자의 미세패턴 제조방법에 관한 것으로, 패턴을 형성하고자 하는 층 상부에 형성된 감광막패턴을 마그네틱 인한스 반응성 이온 에칭으로 일정폭 더 식각하여 초 미세한 감광막패턴을 형성하고, 이것을 마스크로 사용하여 하부층을 식각하여 미세패턴을 형성하는 기술이다.

Description

미세 패턴 제조방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도븐 종래기술에 의해 게이트 전극을 형성하는 단계를 도시한 단면도.

Claims (5)

  1. 반도체소자의 미세패턴을 제조방법에 있어서, 반도체기판상부에 패턴을 형성하고자 하는 층을 형성하는 단계와, 그 상부에 감광막을 도포하고, 마스크를 이용한 노광 및 현상공정으로 미세한 선폭을 갖는 감광막패턴을 형성하는 단계와; MERIE 장비에서 상기 감광막패턴의 일정선폭을 식각하여 더욱 미세한 선폭을 갖는 감광막패턴을 형성하는 단계와, 상기 감광막패턴을 마스크로 사용하여 노출된 층을 식각하여 미세패턴을 형성하는 단계를 포함하는 미세 패턴 제조방법.
  2. 제1항에 있어서, 상기 패턴하고자 하는 층을 폴리실리콘막으로 증착하고, 게이트 전극 마스크를 이용하여 감광막패턴을 형성하는 것을 특징으로 하는 미세 패턴 제조방법.
  3. 제1항에 있어서, 상기 MERIE 장비에 산소와 질소 개스를 사용하고, 10mTorr 이하의 낮은 압력과 200~400Watt를 갖는 전력과 자기장이 30 가우스 이하의 조건에서 식각공정을 진행하는 것을 특징으로 하는 미세패턴 제조방법.
  4. 제1항에 있어서, 상기 미세한 감광막패턴의 선폭이 0.1~0.15㎛으로 되는 것을 특징으로 하는 마새 패턴 제조방법.
  5. 제3항에 있어서, 상기 산소는 5~15SCCM, 질소는 1~10SCCM 정도 공급하는 것을 특징으로 하는 미세패턴 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940039018A 1994-12-29 1994-12-29 미세패턴 제조방법 KR0169595B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940039018A KR0169595B1 (ko) 1994-12-29 1994-12-29 미세패턴 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940039018A KR0169595B1 (ko) 1994-12-29 1994-12-29 미세패턴 제조방법

Publications (2)

Publication Number Publication Date
KR960026300A true KR960026300A (ko) 1996-07-22
KR0169595B1 KR0169595B1 (ko) 1999-02-01

Family

ID=19405222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940039018A KR0169595B1 (ko) 1994-12-29 1994-12-29 미세패턴 제조방법

Country Status (1)

Country Link
KR (1) KR0169595B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933560B1 (ko) * 2007-08-22 2009-12-28 부산대학교 산학협력단 패턴화된 실리콘 나노팁 제작방법

Also Published As

Publication number Publication date
KR0169595B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR970018187A (ko) 반도체 장치 제조방법
KR960026300A (ko) 미세 패턴 제조방법
KR940027074A (ko) 경사식각에 의한 반도체 소자의 콘택홀 형성방법
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR970023809A (ko) 미세 접촉창 형성방법
KR970013046A (ko) 반도체 소자의 제조 방법
KR19980026093A (ko) 반도체 장치의 미세패턴 형성방법
KR970003937A (ko) 금속 산화물 실리콘 전계 효과 트랜지스터의 제조방법
KR970051897A (ko) 반도체장치의 제조방법
KR960026148A (ko) 반도체소자 제조방법
KR970018180A (ko) 반도체 소자 제조방법
KR950021075A (ko) 반도체장치의 콘택홀 형성방법
KR970048997A (ko) 반도체소자의 미세패턴 형성방법
KR970023635A (ko) 반도체장치의 미세패턴 형성방법
KR960026635A (ko) 금속배선 형성방법
KR970072094A (ko) 반도체 장치의 콘택 식각 방법
KR940016671A (ko) 실리레이션용 레지스트패턴 형성방법
KR950021550A (ko) 마스크롬 제조방법
KR970052397A (ko) 반도체 장치의 제조방법
KR970053120A (ko) 반도체장치의 제조방법
KR980011969A (ko) 반도체소자의 제조방법
KR950021761A (ko) 박막트랜지스터 제조방법
KR970018028A (ko) 반도체 장치의 금속 콘택 형성방법
KR970018246A (ko) 반도체 메모리 셀의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee