KR950021075A - 반도체장치의 콘택홀 형성방법 - Google Patents

Abstract

본 발명은 반도체장치의 콘택홀 형성방법에 관한 것으로, 고집적 반도체장치에 적합한 미세패턴 형성을 위해 반도체기판상에 절연층(1)을 형성하는 공정과, 상기 절연층(1)상에 식각저지층(2)과 폴리실리콘층(3)을 차례로 형성하는 공정, 상기 폴리실리콘층(3)상에 포토레지스트(4)를 도포한 후 이를 사진식각공정을 통해 콘택홀패턴으로 패터닝하는 공정, 상기 포토레지스트패턴(4)을 마스크로 하여 상기 폴리실리콘층(3)을 식각하는 공정, 상기 폴리실리콘층(3)을 산화시켜 산화막(5)으로 만드는 공정, 상기 산화막(5)을 마스크로 하여 그 하부의 식각저지층(2)을 선택적으로 식각하는 공정, 상기 식각저지층(2)을 마스크로 이용하여 상기 절연층을 제거하여 콘택홀을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치 콘택홀 형성방법을 제공한다.

Description

반도체장치의 콘택홀 형성방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 종래기술에 의한 반도체장치 콘택홀 형성방법을 도시한 공정순서도

제2도는 본 발명에 의한 반도체장치 콘택홀 형성방법을 도시한 공정순서도.

Claims (1)

1. 반도체기판상에 절연층(1)을 형성하는 공정과, 상기 절연층(1)상에 식각저지층(2)과 폴리실리콘층(3)을 차례로 형성하는 공정, 상기 폴리실리콘층(3)상에 포토레지스트(4)를 도포한 후 이를 사진식각공정을 통해 콘택홀패턴으로 패터닝하는 공정, 상기 포토레지스트패턴(4)을 마스크로 하여 상기 폴리실리콘층(3)을 식각하는 공정, 상기 폴리실리콘층(3)을 산화시켜 산화막(5)으로 만드는 공정, 상기 산화막(5)을 마스크로 하여 그 하부의 식각저지층(2)을 선택적으로 식각하는 공정, 상기 식각저지층(2)을 마스크로 이용하여 상기 절연층을 제거하여 콘택홀을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치 콘택홀 형성방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.