KR950024329A - 반도체 장치 및 그의 제조방법 - Google Patents

반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR950024329A
KR950024329A KR1019940000963A KR19940000963A KR950024329A KR 950024329 A KR950024329 A KR 950024329A KR 1019940000963 A KR1019940000963 A KR 1019940000963A KR 19940000963 A KR19940000963 A KR 19940000963A KR 950024329 A KR950024329 A KR 950024329A
Authority
KR
South Korea
Prior art keywords
layer
forming
etch stop
material layer
semiconductor device
Prior art date
Application number
KR1019940000963A
Other languages
English (en)
Other versions
KR970010018B1 (ko
Inventor
문종
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940000963A priority Critical patent/KR970010018B1/ko
Publication of KR950024329A publication Critical patent/KR950024329A/ko
Application granted granted Critical
Publication of KR970010018B1 publication Critical patent/KR970010018B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

MOS 트렌지스터의 게이트 구조 및 그의 제조 방법이 개시되어 있다.
반도체 기판상에 절연막이 형성되며, 절연막의 상부에는 게이트 전극의 형성을 위하여 TiN층 및 구리(Cu)층을 순차적으로 형성한다. 구리층의 상부에는 제1Si3N4층을 형성한 후 이를 소정 마스크 패턴을 이용하여 패터닝한다. 그런 다음, 패터닝된 제1Si3N4층을 직파 방지 마스크로 사용하면서, 상기 구리층 및 상기 TiN층을 순차적이면서도 선택적으로 식자함으로써 게이트 전극을 패터닝한다. TiN/Cu 게이트 전극의 측벽에는 이를 보호하기 위하여, 제2 Si3N4층을 도포하고 엣치 백하여 스페이서를 형성하도록 한다. 이상과 같은 게이트구조는 구리가 제조 공정중에 대기중에 노출되지 않기 때문에, 산화가 방지되며, 게이트 전극의 패터닝을 위한 식각공정시 게이트 전극 물질층들이 손상되는 것이 방지되어, 결과적으로 소자의 신뢰도가 증가한다.

Description

반도체 장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 장치를 나타내는 단면도이다.

Claims (12)

  1. 반도체 기판 ; 소정 절연막을 개재하여 상기 반도체 기판의 상부에 순차적으로 형성되어 있는 확산방지 물질층 및 금속층으로 이루어진 전극 ; 상기 전극상에 형성되어 있는 식자 방지 패턴 캡층을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 반도체 기판내에 트렌지스더 채널 형성을 위하여 일정 간격을 두고 떨어져 형성되어 있는 소오스 및 드레인 영역을 더 구비하며, 상기 절연막은 트렌지스터의 케이트 절연막이고, 상기 전극은 트렌지스터의 게이트 전극인 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 상기 게이트 전극의 측벽상에 형성되어 있는 식각 방지 스페이서를 더 구비하며, 상기 소오스 및 드레인 영역은 LDD구조인 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 식각 방지 스페이서는, 실리콘 나이트라이드(Si3N4)로 구성되는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 식각 방지 패턴 캡층은 실리콘 나이트라이드(Si3N4)로 구성되는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 확산 방지 물질층은 티타늄 나이트라이드(TiN)로 구성되고, 상기 금속층은 구리(Cu)로 구성되는 것을 특징으로하는 반도체 장치.
  7. 반도체 기판상에 게이트 절연막을 형성하는 공정 ; 상기 게이트 절연막상에 확산 방지 물질층 및 금속층을 순차적으로 형성하는 공정 ; 상기 금속층의 상부에 식각 방지 물질층을 형성하는 공정 ; 상기 식각 방지 물질층의 상부에 게이트 전극을 한정하는 마스크 패턴을 형성하는 공정 ; 상기 마스크 패턴을 이용하여 상기 식자 방지 물질층을 선택적으로 식각함으로써, 식각 방지 패턴 캡층을 형성하는 공정 ; 상기 마스크 패턴을 제거하는 공정 ; 및 상기 식각 방지 패턴 캡층을 식각 방지 마스크로 사용하면서, 상기 금속층 및 상기 확산 방지 물질층을 순차적이면서도 선택적으로 식각하는 공정을 포함하는 것을 특징으로 하는 반도체 장치와 제조 방법.
  8. 제7항에 있어서, 상기 식각 방지 물질층을 형성하는 공정은 실리콘 나이트라이드(Si3N4)를 도포하는 공정인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제7항에 있어서, 상기 확산 방지 물질층을 형성하는 공정은 티타늄 나이트 라이드를 도포하는 공정이고, 상기 금속층을 형성하는 공정은 구리를 도포하는 공정인 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제7항에 있어서, 상기 패터닝된 확산 방지 물질층, 금속층 및 식각 방지 패턴 캡층을 이온 주입 방지 마스크로 사용하면서, LDD구조의 소오스 및 드레인 형성을 위하여 이온을 주입하는 1차 이온 주입 공정 ; 상기 결과물의 전면상에 스페이서 물질층을 형성하는 공정 ; 상기 스페이서 물질층을 엣치 백함으로써 상기 패터닝된 확산 방지물질층, 금속층 및 식각 방지 패턴 캡층의 측벽상에 스페이서를 형성하는 공정 ; 및 상기 패터닝된 확산 방지 물질층, 금속층, 식각 방지 패턴 캡층 및 스페이서를 이온 주입 방지 마스크로 사용하면서, 소오스 및 드레인 형성을 위하여 이온을 주입하는 2차 이온 주입 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 스페이서 물질층을 형성하는 공정은 실리콘 나이트라이드(Si3N4)를 도포하는 공정인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 반도체 기판상에 절연막을 형성하는 공정 ; 상기 절연막의 상부에 TiN층 및 구리(Cu)층을 순차적으로 형성하는 공정 ; 상기 구리층의 상부에 Si3N4층을 형성하는 공정 ; 상기 Si3N4층상에 전극을 한정하는 마스크 패턴을 형성하는 공정 ; 상기 마스크 패턴을 사용하여 상기 Si3N4층을 선택적으로 식각하는 공정 ; 상기 마스크 패턴 및 상기 패터닝된 Si3N4층을 식각 방지 마스크로 사용하면서, 상기 구리층 및 상기 TiN층을 순차적이면서도 선택적으로 식각하는 공정 ; 및 상기 마스크 패턴을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 개조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000963A 1994-01-19 1994-01-19 반도체 장치 및 그의 제조 방법 KR970010018B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940000963A KR970010018B1 (ko) 1994-01-19 1994-01-19 반도체 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000963A KR970010018B1 (ko) 1994-01-19 1994-01-19 반도체 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR950024329A true KR950024329A (ko) 1995-08-21
KR970010018B1 KR970010018B1 (ko) 1997-06-20

Family

ID=19375938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000963A KR970010018B1 (ko) 1994-01-19 1994-01-19 반도체 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR970010018B1 (ko)

Also Published As

Publication number Publication date
KR970010018B1 (ko) 1997-06-20

Similar Documents

Publication Publication Date Title
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR970018187A (ko) 반도체 장치 제조방법
KR970077229A (ko) 반도체 장치의 제조 방법
TW359886B (en) Electrostatic discharge protection device and production process therefor
KR950024329A (ko) 반도체 장치 및 그의 제조방법
KR100234728B1 (ko) 모스 전계효과 트랜지스터 제조방법
KR100379531B1 (ko) 반도체 소자의 제조방법
KR100223935B1 (ko) 반도체소자 제조방법
KR970004069A (ko) 반도체 소자의 트랜지스터 제조방법 및 그 구조
KR100567050B1 (ko) 반도체메모리의 실리사이드 형성방법
KR950021201A (ko) 반도체 소자의 스페이서 형성방법
KR930020717A (ko) Mos 소자의 스페이서 폭 조절방법
KR970054379A (ko) 엘디디(ldd) 모스(mos) 소자의 제조 방법
KR101004813B1 (ko) 트랜지스터 제조 방법
KR950034746A (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
KR100249150B1 (ko) 필드산화막 형성방법
KR0156787B1 (ko) 반도체 소자 제조방법
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR0151254B1 (ko) 반도체소자 제조방법
KR920010954A (ko) Mos트랜지스터의 제조방법
KR940016619A (ko) 반도체 소자의 게이트전극 형성방법
KR960009204A (ko) 이피롬의 제조방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
KR930020716A (ko) Itldd 구조의 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee