KR0151254B1 - 반도체소자 제조방법 - Google Patents

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 고전압용 MOS 트랜지스터의 게이트산화막의 두께를 두껍게 형성하여 고전압이 드레인에 인가되더라도 소자가 파괴되는 일없이 동작되도록 하기 위한 것이다.

본 발명은 기판 소정영역에 필드산화막을 형성하여 소자분리영역과 활성영역을 정의하는 공정과, 상기 필드산화막의 소정부분을 선택적으로 소정두께 만큼 식각하는 공정, 상기 필드산화막의 식각된 부위상에 게이트전극을 형성하는 공정, 상기 게이트전극이 형성된 필드산화막 양측의 활성영역에 기판과 반대도전형의 불순물을 이온주입하여 소오스 및 드레인영역을 형성하는 공정을 포함하여 이루어지는 반도체소자 제조방법을 제공한다.

Description

반도체소자 제조방법

제1도는 종래의 고전압용 MOS 트랜지스터 제조방법을 도시한 공정순서도.

제2도는 본 발명의 고전압용 MOS 트랜지스터 제조방법을 도시한 공정순서도.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 2 : 산화막

3 : 질화막 4, 13, 14 : 감광막

5 : 필드산화막 7 : 게이트전극

8 : 소오스 및 드레인영역 10 : 절연층

11 : 금속배선

본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 고전압에 적당한 MOS 트랜지스터의 제조방법에 관한 것이다.

제1도를 참조하여 종래의 고전압용 MOS 트랜지스터 제조방법을 설명하면 다음과 같다.

먼저, 제1도 (a)에 도시된 바와 같이 기판(1)상에 산화막(2)과 질화막(3)을 차례로 형성한 후, 조정의 감광막(4)을 이용하여 상기 질화막 및 산화막을 선택적으로 식각하여 소자분리지역의 기판부위를 노출시킨다.

이어서 제1도 (b)에 도시된 바와 같이 격리영역 형성을 위하여 p형 불순물을 고농도로 이온주입한 후, 제1도 (c)에 도시된 바와 같이 상기 감광막패턴을 제거한 후, 필드산화공정을 행하여 필드산화막(5)을 형성하여 활성영역과 소자분리영역을 구분한다.

다음에 제1도 (d)에 도시된 바와 같이 상기 질화막을 제거한 후, 제1도 (e)에 도시된 바와 같이 소정의 활성영역상에 게이트산화막(6)과 게이트전극 형성을 위한 도전층으로 폴리실리콘층을 차례로 형성한 다음 소정 패턴으로 패터닝하여 게이트전극(7)을 형성한다.

이어서 제1도 (f)에 도시된 바와 같이 상기 게이트전극(7)이 형성된 활성영역과 필드산화막(5)을 사이에 둔 게이트전극 양단의 활성영역에 n형 불순물을 고농도로 이온주입한다.

다음에 제1도 (g)에 도시된 바와 같이 어닐링공정이나 산화공정을 행하여 n+소오스 및 드레인영역(8)과 소오스와 드레인간의 격리를 위한 접합영역(9)을 형성한다.

이어서 제1도 (h)에 도시된 바와 같이 기판 전면에 절연층(10)을 형성하고, 이를 선택적으로 식각하여 상기 소오스 및 드레인영역(8)을 노출시키는 콘택 개구부를 형성한 후, 금속을 증착한 다음 이를 소정 패턴으로 패터닝하여 상기 콘택 개구부를 통해 소오스 및 드레인에 접속되는 금속배선(11)을 형성한다.

본 발명은 게이트산화막의 두께를 두껍게 형성하여 고전압이 드레인에 인가되더라도 소자가 파괴되는 일없이 동작되도록 하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은 기판 소정영역에 필드산화막을 형성하여 소자분리영역과 활성영역을 정의하는 공정과, 상기 필드 산화막의 소정부분을 선택적으로 소정두께 만큼 식각하는 공정, 상기 필드산화막의 식각된 부위상에 게이트전극을 형성하는 공정, 상기 게이트전극이 형성된 필드산화막 양측의 활성영역에 기판과 반대도전형의 불순물을 이온주입하여 소오스 및 드레인영역을 형성하는 공정을 포함하여 이루어진다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제2도에 본 발명에 의한 고전압용 MOS 트랜지스터 제조방법을 공정순서에 따라 도시하였다.

먼저, 제2도 (a)에 도시된 바와 같이 p형 반도체기판(1)상에 산화막(2)과 질화막(3)을 차례로 형성한 후, 소정의 감광막(4)을 이용하여 상기 질화막 및 산화막을 선택적으로 식각하여 소자분리지역의 기판부위를 노출시킨다.

이어서 제2도 (b)에 도시된 바와 같이 격리영역 형성을 위하여 p형 불순물을 고농도로 이온주입한 후, 제2도 (c)에 도시된 바와 같이 상기 감광막패턴을 제거한 후, 필드산화공정을 행하여 필드산화막(5)을 형성하여 활성영역과 소자분리영역을 구분한다.

다음에 제2도 (d)에 도시된 바와 같이 상기 질화막을 제거한 후, 제2도 (e)에 도시된 바와 같이 기판상에 감광막을 도포한 후, 이를 선택적으로 노광 및 현상하여 상기 필드산화막(5)의 소정부분을 노출시키는 감광막(13)을 형성한다.

이어서 제2도 (f)에 도시된 바와 같이 상기 감광막패턴을 마스크로 이용하여 필드산화막(5)을소정두께 만큼 선택적으로 식각한 후, 감각막패턴을 제거한다.

다음에 제2도 (g)에 도시된 바와 같이 기판 상부에 게이트전극 형성용 도전층으로서, 예컨대 폴리실리콘을 증착한 후, 이 위에 감광막을 도포하고 이를 선택적으로 노광 및 현상하여 소정의 감광막(14)으로 형성한다.

이어서 제2도 (h)에 도시된 바와 같이 상기 감광막패턴을 마스크로 하여 상기 폴리실리콘층을 식각하여 게이트전극(7)을 형성한 후, 게이트전극(7)이 형성된 필드산화막 양측의 활성영역에 n형 불순물을 고농도로 이온주입한다.

다음에 제2도 (i)에 도시된 바와 같이 어닐링공정이나 산화공정을 행하여 n+소오스 및 드레인영역(8)과 소오스와 드레인간의 격리를 위한 접합영역(9)을 형성한 후. 기판 전면에 절연층(10)을 형성하고, 이를 선택적으로 식각하여 상기 소오스 및 드레인영역(8)을 노출시키는 콘택 개구부를 형성한 후, 금속을 증착한 다음 이를 소정 패턴으로 패터닝하여 상기 콘택 개구부를 통해 소오스 및 드레인영역에 접속되는 금속배선(11)을 형성함으로써 고전압용 MOS 트랜지스터의 제조공정을 완료한다.

상기와 같이 본 발명의 고전압용 MOS 트랜지스터는 상술한 종래의 트랜지스터와 유사하나, 필드산화막을 일정 두께만큼 식각하여 게이트산화막으로 사용한다는 점이 크게 다르며, 이로 인해 게이트산화막의 두께가 두껍게 형성되므로 고전압이 드레인에 인가되더라도 소자가 파괴되는 일없이 동작하게 된다.

이상 상술한 바와 같이 본 발명에 의하면, 두꺼운 게이트산화막을 이용함으로써 드레인에 고전압을 인가하는 것이 용이하고, 게이트산화막, 즉 필드산화막의 식각 시간을 조절함으로써 브레이크다운 전압(breakedown voltage)값응 임의대로 조절할 수 있다.

또한, 격리용 필드산화막을 게이트산화막으로 이용하므로 칩크기를 줄일 수 있다.

Claims (1)

1. 기판 소정영역에 필드산화막을 형성하여 소자분리영역과 활성영역을 정의하는 공정과, 상기 필드산화막의 소정부분을 선택적으로 소정두께 만큼 식각하는 공정, 상기 필드산화막의 식각된 부위상에 게이트전극을 형성하는 공정, 상기 게이트전극이 형성된 필드산화막 양측의 활성영역에 기판과 반대도전형의 불순물을 이온주입하여 소오스 및 드레인영역을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자 제조방법.