KR100234728B1 - 모스 전계효과 트랜지스터 제조방법 - Google Patents
모스 전계효과 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100234728B1 KR100234728B1 KR1019970026107A KR19970026107A KR100234728B1 KR 100234728 B1 KR100234728 B1 KR 100234728B1 KR 1019970026107 A KR1019970026107 A KR 1019970026107A KR 19970026107 A KR19970026107 A KR 19970026107A KR 100234728 B1 KR100234728 B1 KR 100234728B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- substrate
- film
- field oxide
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 150000004767 nitrides Chemical class 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 abstract description 26
- 230000000694 effects Effects 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 238000007796 conventional method Methods 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 전계효과 트랜지스터 제조방법에 관한 것으로, 종래 모스 전계효과 트랜지스터 제조방법은 상부에 평행한 게이트를 형성하여 모스 전계효과 트랜지스터의 채널 길이가 짧아지게 되어 발생하는 펀치쓰루 등의 단채널효과에 의해 고집적화를 할 수 없는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판(10)의 상부에 질화막(11)을 증착하고, 그 질화막(11)의 사이에 필드산화막(12)을 증착한 후, 그 필드산화막(12)을 식각하여 기판(10)의 상부에 둥근 홈을 형성한 다음, 그 둥근 홈에 게이트를 형성하여 채널이 둥근 홈을 따라 길게 형성하게 됨으로써, 모스 전계효과 트랜지스터의 크기가 줄어도, 채널의 길이를 적정한 길이로 유지하여 펀치쓰루 등의 단채널효과를 방지함으로써 고집적화가 가능한 효과가 있다.
Description
본 발명은 모스 전계효과 트랜지스터 제조방법에 관한 것으로, 특히 기판의 상부에 필드산화막을 증착한 다음, 그 필드산화막을 식각하여 기판의 상부에 둥근 홈을 형성하고, 그 홈의 상부에 게이트산화막 및 다결정실리콘을 증착하여 면적에 비해 긴 채널을 갖는 모스 전계효과 트랜지스터를 제조함으로써, 고집적화에 따른 소자의 단채널효과를 방지하는데 적당하도록 한 모스 전계효과 트랜지스터 제조방법에 관한 것이다.
일반적으로, 모스 전계효과 트랜지스터의 게이트는 기판의 상부에 형성되며 그 게이트에 전압을 인가하여 게이트 하부의 기판에 소정의 캐리어를 집중시켜 채널을 형성하게 되며 소스/드레인에 소정의 전압을 인가하면 상기 채널을 통해 캐리어가 이동하여 트랜지스터로 동작하게 된다. 상기 채널이 형성될 때 게이트에 인가한 전압을 문턱전압이라고 하며, 이는 모스 전계효과 트랜지스터의 제조시 채널영역의 길이와 폭에 따라 그 값이 결정된다. 즉, 채널의 길이가 길수록 문턱전압은 높아지게 되며 채널의 폭이 클수록 문턱전압은 낮아지게 된다. 또한, 소자의 고집적화가 진행될수록 소자의 크기는 작아지게 되며, 이에 따라 소자의 채널길이도 작아지게 된다. 소자의 채널크기가 작아지면서 발생하는 단채널효과는 드레인의 공핍층과 소스의 공핍층이 서로 접합되어 채널을 통해 이동해야할 캐리어(carrier)가 벌크(bulk)로 이동하게 된다. 이와 같은 현상을 펀치쓰루(punch through)라고 하며 이와 같은 펀치쓰루 현상이 발생한 모스 전계효과 트랜지스터는 사용할 수 없다.
종래의 모스 전계효과 트랜지스터는 기판의 상부에 게이트산화막과 다결정실리콘 게이트전극을 포함하는 게이트를 형성하고, 그 게이트 측면하부에 불순물 이온을 주입하여 소스 및 드레인을 형성하여 제조하였으며, 이와 같은 종래 모스 전계효과 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 모스 전계효과 트랜지스터의 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부일부에 소자의 분리를 위해 형성한 필드산화막(2)과, 상기 필드산화막(2) 사이의 기판(1) 중앙상부에 형성한 게이트산화막(3) 및 다결정실리콘(4)을 포함하는 게이트와, 상기 게이트 측면의 측벽(5)과, 상기 측벽(5)의 하부 기판(1)에 형성한 저농도 소스 및 드레인(6)과, 상기 측벽(5)과 필드산화막(2)의 사이 하부 기판(1)에 형성한 고농도 소스 및 드레인(7)과, 상기 필드산화막(2), 게이트, 측벽(5), 소스 및 드레인(6)이 형성된 기판(1)의 상부 전면에 증착한 절연막(8)과, 상기 절연막(8)을 통해 고농도 소스 및 드레인(7)에 외부의 전원을 인가하기 위해 형성한 금속전극(9)으로 이루어지는 모스 전계효과 트랜지스터를 기판(1)의 상부에 필드산화막(2)을 증착하는 단계와, 상기 필드산화막(2)의 사이 기판(1)의 상부중앙에 게이트산화막(3)과 다결정실리콘(4)을 증착하여 게이트를 형성하는 단계와, 상기 게이트의 좌우측 기판(1)에 저농도의 불순물 이온을 주입하여 저농도 소스 및 드레인(6)을 형성하는 단계와, 상기 게이트의 양측면에 측벽(5)을 형성하는 단계와, 상기 측벽(5)의 측면기판(1) 하부에 고농도 불순물 이온을 주입하여 고농도 소스 및 드레인(7)을 형성하는 단계와, 상기 게이트, 측벽(5), 필드산화막(2), 고농도 소스 및 드레인(7)의 상부에 절연막(8)을 증착하는 단계와; 상기 절연막(8)을 부분적으로 식각하여 상기 고농도 소스 및 드레인(7)을 노출시킨 후 금속을 증착하여 금속전극(9)을 형성하는 단계를 포함하여 제조한다.
이하, 상기와 같이 구성된 종래 모스 전계효과 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 기판(1)의 상부에 로코스(LOCOS)공정을 통해 필드산화막(2)을 증착한다. 상기 필드산화막(2)은 소자가 형성될 영역을 정의하고, 각 소자간에 전기적인 영향을 방지하게 된다.
그 다음, 상기 필드산화막(2)의 사이 기판(1)의 상부중앙에 게이트산화막(3)과 다결정실리콘(4)을 순차적으로 증착하여 게이트를 형성한다.
그 다음, 상기 게이트의 좌우측 기판(1)에 저농도의 불순물 이온을 이온주입 공정을 통해 주입하여 저농도 소스 및 드레인(6)을 형성한다. 이와 같이 저농도의 소스 드레인(6)을 형성하는 이유는 열전자 발생을 방지하기 위한 것이다.
그 다음, 상기 게이트의 양측면에 질화막 등을 증착하고 건식식각을 통해 측벽(5)을 형성하고, 상기 측벽(5)을 이온주입 마스크로 하여 측벽(5)의 측면기판(1) 하부에 고농도 불순물 이온을 주입함으로써 고농도 소스 및 드레인(7)을 형성한다.
그 다음, 상기 게이트, 측벽(5), 필드산화막(2), 고농도 소스 및 드레인(7)의 상부에 외부의 영향으로부터 모스 전계효과 트랜지스터를 보호하는 절연막(8)을 증착한다.
그 다음, 상기 절연막(8)을 부분적으로 식각하는 콘택홀(CONTACK HOLE)공정으로 상기 고농도 소스 및 드레인(7)을 노출시킨 후 금속을 증착하여 금속전극(9)을 형성한다.
이와 같이, 구성된 모스 전계효과 트랜지스터는 게이트와 소스 또는 드레인에 외부의 전원을 인가 받아 동작하게 된다.
그러나, 상기한 바와 같이 종래의 모스 전계효과 트랜지스터 제조방법은 기판의 상부에 평행한 게이트를 형성하여 모스 전계효과 트랜지스터의 채널 길이가 짧아지게 되어 발생하는 펀치쓰루 등의 단채널효과에 의해 고집적화를 할 수 없는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 채널을 입체적인 구조로 형성하여 모스 전계효과 트랜지스터의 크기가 작아지는 경우에도 일정한 채널길이를 유지할 수 있는 모스 전계효과 트랜지스터 제조방법의 제공에 그 목적이 있다.
도1은 종래 모스 전계효과 트랜지스터의 단면도.
도2a 내지 도2g는 본 발명 모스 전계효과 트랜지스터의 제조공정 수순단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
10:기판 11:질화막
12:필드산화막 13,15:다결정실리콘
14:게이트산화막 16:절연막
17:소스 및 드레인 18:금속전극
이와 같은 목적은 채널이 형성될 영역에 필드산화막을 증착하고, 그 필드산화막을 식각하여 둥근 홈을 형성한 후, 그 홈에 게이트산화막과 다결정실리콘을 순차적으로 증착하여 채널이 둥근 형태의 입체적인 구조로 형성되도록 함으로써, 달성되는 것으로 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2g는 본 발명에 의한 모스 전계효과 트랜지스터 제조공정 수순단면도로서, 이에 도시한 바와 같이, 기판(10)의 상부에 질화막(11)을 증착하고, 상기 질화막(11)사이에 노출된 기판(10)에 필드산화막(12)을 증착한 후, 상기 질화막(11), 필드산화막(12)의 상부전면에 다결정실리콘(13)을 증착하는 단계(도2a)와; 상기 증착된 다결정실리콘(13)의 상부에 포토레지스트(P/R)를 도포 및 패턴을 형성한 후, 상기 포토레지스트(P/R)를 식각 마스크로 하는 식각공정으로 상기 필드산화막(12)과 그 필드산화막(12) 좌우측의 질화막(11)의 일부를 노출시키는 단계(도2b)와; 상기 노출된 필드산화막(12)을 식각하여 상기 질화막(11)의 사이 기판(10)에 둥근 홈을 형성하고, 그 둥근 홈에 게이트산화막(14)을 증착하는 단계(도2c)와; 상기 다결정실리콘(13), 질화막(11)의 일부 및 게이트산화막(14)의 상부 전면에 다결정실리콘(15)을 증착하고, 포토레지스트(P/R)를 도포 및 패턴을 형성한 후, 상기 포토레지스트(P/R)를 식각 마스크로 하는 식각 공정으로, 상기 노출된 질화막(11)의 일부 및 게이트산화막(14)의 상부에만 다결정실리콘(15)을 형성하는 단계(도2d)와; 상기 다결정실리콘(14), 질화막(11), 필드산화막(12)의 상부에 절연막(16)을 증착하고, 그 절연막(16)의 상부에 포토레지스트(P/R)를 도포 및 패턴을 형성한 후, 상기 포토레지스트(P/R)를 식각 마스크로 하여, 상기 절연막(16) 및 질화막(11)의 일부를 식각하여 질화막(11) 하부 기판(10)을 노출시키는 단계(도2e)와; 상기 노출된 기판(10) 고농도 불순물 이온의 경사 이온주입으로 엘디디 구조의 소스 및 드레인(17)을 형성하는 단계(도2f)와; 상기 소스 및 드레인(17)의 상부에 금속을 증착하여 금속전극(18)을 형성하는 단계(도2g)를 포함하여 이루어진다.
이하, 상기와 같이 구성된 본 발명을 좀더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이, 기판(10)의 상부에 질화막(11)을 증착하고, 상기 질화막(11)사이에 노출된 기판(10)에 필드산화막(12)을 증착한 후, 상기 질화막(11), 필드산화막(12)의 상부전면에 다결정실리콘(13)을 증착한다. 이때 질화막(11) 사이의 필드산화막(12)은 이후의 공정에서 채널이 형성될 영역의 상부에 증착되며, 필드산화막의 특성상 둥근 입체구조의 채널을 형성할 수 있다.
이때, 증착되는 다결정실리콘(13)은 이후의 공정에서 선택적 식각 마스크로 사용된다.
그 다음, 도2b에 도시한 바와 같이 상기 증착된 다결정실리콘(13)의 상부에 포토레지스트(P/R)를 도포 및 패턴을 형성한 후, 상기 포토레지스트(P/R)를 식각 마스크로 하여 상기 다결정실리콘(13)의 일부를 식각하는 식각공정으로 상기 필드산화막(12)과 그 필드산화막(12) 좌우측의 질화막(11)의 일부를 노출시킨다.
그 다음, 도2c에 도시한 바와 같이 상기 노출된 필드산화막(12)을 식각하여 상기 질화막(11)의 사이 기판(10)에 둥근 홈을 형성하고, 그 둥근 홈에 게이트산화막(14)을 증착한다.
그 다음, 도2d에 도시한 바와 같이 상기 다결정실리콘(13), 질화막(11)의 일부 및 게이트산화막(14)의 상부 전면에 다결정실리콘(15)을 증착하고, 포토레지스트(P/R)를 도포 및 패턴을 형성한 후, 상기 포토레지스트(P/R)를 식각 마스크로 하는 식각 공정으로, 상기 노출된 질화막(11)의 일부 및 게이트산화막(14)의 상부에만 다결정실리콘(15)을 형성하여 그 하부가 둥근 형태인 게이트를 완성한다.
그 다음, 도2e에 도시한 바와 같이 상기 다결정실리콘(14), 질화막(11), 필드산화막(12)의 상부에 모스 전계효과 트랜지스터의 보호를 목적으로 절연막(16)을 증착하고, 그 절연막(16)의 상부에 포토레지스트(P/R)를 도포 및 패턴을 형성한 후, 상기 포토레지스트(P/R)를 식각 마스크로 하여, 상기 절연막(16) 및 질화막(11)의 일부를 식각하여 질화막(11) 하부 기판(10)을 노출시킨다.
그 다음, 상기 노출된 기판(10)에 고농도 불순물 이온의 경사 이온주입으로 엘디디 구조의 소스 및 드레인(17)을 형성한다.
이때, 경사 이온주입으로 상기 노출된 기판(10)에는 고농도 소스 드레인이 형성되며, 상기 질화막(11)의 하부 기판(10)에는 저농도의 소스 드레인이 형성된다.
그 다음, 상기 소스 및 드레인(17)의 상부에 금속을 증착하여 금속전극(18)을 형성한다.
상기한 바와 같이 본 발명 모스 전계효과 트랜지스터 제조방법은 필드산화막의 식각으로 형성된 둥근 홈의 상부에 게이트를 형성함으로써, 모스 전계효과 트랜지스터의 크기가 줄어도, 채널의 길이를 적정한 길이로 유지하여 펀치쓰루 등의 단채널효과를 방지함으로써 고집적화가 가능한 효과가 있다.
Claims (2)
- 기판의 상부에 질화막을 증착하고, 상기 질화막사이에 노출된 기판에 필드산화막을 증착한 후, 상기 질화막, 필드산화막의 상부전면에 다결정실리콘을 증착하는 단계와; 상기 증착된 다결정실리콘의 상부에 포토레지스트를 도포 및 패턴을 형성한 후, 상기 포토레지스트를 식각 마스크로 하는 식각공정으로 상기 필드산화막과 그 필드산화막 좌우측 질화막의 일부를 노출시키는 단계와; 상기 노출된 필드산화막을 식각하여 상기 질화막의 사이 기판에 둥근 홈을 형성하고, 그 둥근 홈에 게이트산화막을 증착하는 단계와; 상기 다결정실리콘, 질화막의 일부 및 게이트산화막의 상부 전면에 다결정실리콘을 증착하고, 포토레지스트를 도포 및 패턴을 형성한 후, 상기 포토레지스트를 식각 마스크로 하는 식각 공정으로, 상기 노출된 질화막의 일부 및 게이트산화막의 상부에만 다결정실리콘을 형성하는 단계와; 상기 다결정실리콘, 질화막, 필드산화막의 상부에 절연막을 증착하고, 그 절연막의 상부에 포토레지스트를 도포 및 패턴을 형성한 후, 상기 포토레지스트를 식각 마스크로 하여, 상기 절연막 및 질화막의 일부를 식각하여 질화막 하부의 기판을 노출시키는 단계와; 상기 노출된 기판에 고농도 불순물 이온의 이온주입으로 엘디디 구조의 소스 및 드레인을 형성하는 단계와; 상기 소스 및 드레인의 상부에 금속을 증착하여 금속전극을 형성하는 단계로 이루어진 것을 특징으로 하는 모스 전계효과 트랜지스터 제조방법.
- 제 1항에 있어서, 엘디디구조의 소스 및 드레인을 형성하기 위한 이온주입방법은 경사 이온주입법을 사용하는 것을 특징으로 하는 모스 전계효과 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970026107A KR100234728B1 (ko) | 1997-06-20 | 1997-06-20 | 모스 전계효과 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970026107A KR100234728B1 (ko) | 1997-06-20 | 1997-06-20 | 모스 전계효과 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990002490A KR19990002490A (ko) | 1999-01-15 |
| KR100234728B1 true KR100234728B1 (ko) | 1999-12-15 |
Family
ID=19510437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970026107A KR100234728B1 (ko) | 1997-06-20 | 1997-06-20 | 모스 전계효과 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100234728B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687849B1 (ko) * | 2000-04-17 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조방법 |
| KR20030082744A (ko) * | 2002-04-18 | 2003-10-23 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
-
1997
- 1997-06-20 KR KR1019970026107A patent/KR100234728B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990002490A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6551870B1 (en) | Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer | |
| KR19990069048A (ko) | 반도체 소자 및 그 제조방법 | |
| KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
| KR100234728B1 (ko) | 모스 전계효과 트랜지스터 제조방법 | |
| KR0183785B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR100198676B1 (ko) | 반도체 소자의 트랜지스터의 구조 및 제조방법 | |
| KR100533167B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100252858B1 (ko) | 반도체소자 및 이의 제조방법 | |
| KR100399446B1 (ko) | 반도체소자의 제조방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR100215857B1 (ko) | 트랜지스터의 제조방법 | |
| KR0140996B1 (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR19990049060A (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR101004813B1 (ko) | 트랜지스터 제조 방법 | |
| KR100518239B1 (ko) | 반도체 장치 제조방법 | |
| KR960012262B1 (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR100587379B1 (ko) | 반도체 소자의 제조방법 | |
| KR100244498B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR19990074932A (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR19990073664A (ko) | 반도체 소자내의 콘택트 형성방법 | |
| KR19990080191A (ko) | 모스 트랜지스터 제조방법 | |
| KR19990024787A (ko) | 반도체 소자의 구조 및 제조 방법 | |
| KR19980068092A (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070827 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |