KR19990069048A - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR19990069048A
KR19990069048A KR1019980003067A KR19980003067A KR19990069048A KR 19990069048 A KR19990069048 A KR 19990069048A KR 1019980003067 A KR1019980003067 A KR 1019980003067A KR 19980003067 A KR19980003067 A KR 19980003067A KR 19990069048 A KR19990069048 A KR 19990069048A
Authority
KR
South Korea
Prior art keywords
gate electrode
insulating layer
semiconductor substrate
forming
gate
Prior art date
Application number
KR1019980003067A
Other languages
English (en)
Other versions
KR100272527B1 (ko
Inventor
박성계
신은정
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019980003067A priority Critical patent/KR100272527B1/ko
Priority to JP10186119A priority patent/JP2960925B2/ja
Priority to US09/118,812 priority patent/US6083796A/en
Publication of KR19990069048A publication Critical patent/KR19990069048A/ko
Priority to US09/570,787 priority patent/US6326665B1/en
Application granted granted Critical
Publication of KR100272527B1 publication Critical patent/KR100272527B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 숏 채널 효과(Short Channel Effect)의 특성을 개선시키는데 적당한 반도체 소자 및 그 제조방법에 관한 것으로서, 반도체 기판상에 형성되는 게이트 절연층과, 상기 게이트 절연층상에 형성되는 게이트 전극과, 상기 게이트 전극 양측의 반도체 기판내에 형성되는 저농도의 불순물 영역과, 상기 게이트 전극의 양측면에 형성되는 측벽 절연막과, 상기 측벽 절연막으로부터 확장되는 상기 반도체 기판내에 형성되는 고농도의 불순물영역과, 그리고 상기 고농도의 불순물영역의 측면에 형성되는 절연층을 포함하여 구성됨을 특징으로 한다.

Description

반도체 소자 및 그 제조방법
본 발명은 반도체 소자에 관한 것으로, 특히 소자의 숏 채널 효과(Short Channel Effect)의 특성을 개선시키는데 적당한 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로 반도체 집적회로 제조에 있어서, 성능이 우수하면서 고집적화된 반도체 칩 집적회로를 구성하는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 크기를 줄이기 위한 노력이 계속되어 왔다.
이러한 노력의 결과로 반도체 집적회로의 제조기술이 서브 마이크론(Sub-micron) 수준으로 스케일 다운(Scale Down)되기에 이르렀다.
반도체 소자의 축소 크기는 수평치수의 축소와 아울러 이에 비례한 수직치수의 축소가 이루어져야 여러 소자의 특성들과의 균형을 이룰 수 있게 된다.
즉, 소자의 크기가 줄어들어 예컨데 트랜지스터에 있어서 소오스와 드레인간의 간격이 가까워지면 원하지 않는 소자의 특성변화가 발생하게 되는데 그 대표적인 것이 숏 채널 효과이다.
상기와 같은 고집적화에 따른 숏 채널 효과를 개선하기 위하여 게이트 측벽의 하측에 저농도의 접합을 형성하는 LDD(Lightly Doped Drain) 구조를 채택하고 있다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자 및 그의 제조방법을 설명하면 다음과 같다.
도 1은 종래의 반도체 소자의 나타낸 구조단면도이다.
도 1에 도시한 바와같이 반도체 기판(11)상에 게이트 절연막(12)이 형성되고, 상기 게이트 절연막(12)상의 소정영역에 게이트 전극(13a)이 형성되며, 상기 게이트 전극(13a)의 양측면에 측벽 절연막(16)이 형성된다.
그리고 상기 게이트 전극(13a) 양측의 반도체 기판(11) 표면내에 LDD(Lightly Doped Drain) 구조를 갖는 고농도의 불순물영역(17)이 형성된다.
도 2a 내지 도 2d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와같이 반도체 기판(11)의 전면에 채널이온을 주입하고, 상기 채널이온이 주입된 반도체 기판(11)상에 게이트 절연막(12)을 형성하고, 상기 게이트 절연막(12)상에 게이트 전극용 폴리 실리콘층(13)을 형성한다.
이어, 상기 폴리 실리콘층(13)상에 포토레지스트(Photo Resist)(14)를 도포한 후, 노광 및 현상공정으로 포토레지스트(14)를 패터닝(Patterning)하여 게이트 영역을 정의한다.
도 2b에 도시한 바와같이 상기 패터닝된 포토레지스트(14)를 마스크로 이용하여 상기 폴리 실리콘층(13)을 선택적으로 제거하여 게이트 전극(13a)을 형성한다.
도 2c에 도시한 바와같이 상기 포토레지스트(14)를 제거하고, 상기 게이트 전극(13a)을 마스크로 이용하여 반도체 기판(11)의 전면에 저농도 n형 불순물 이온을 주입하여 상기 게이트 전극(13a) 양측의 반도체 기판(11) 표면내에 저농도의 불순물영역(15)을 형성한다.
도 2d에 도시한 바와같이 상기 게이트 전극(13a)을 포함한 반도체 기판(11)의 전면에 절연막(도면에는 도시하지 않음)을 형성하고, 상기 절연막을 에치백(Etch Back)하여 상기 게이트 전극(13a)의 양측면에 측벽 절연막(16)을 형성한다.
이어, 상기 측벽 절연막(16) 및 게이트 전극(13a)을 마스크로 이용하여 상기 반도체 기판(11)의 전면에 소오스/드레인용 고농도 n형 불순물 이온을 주입하여 상기 게이트 전극(13a) 양측의 반도체 기판(11)의 표면내에 저농도의 불순물영역(15)과 연결되는 고농도의 불순물영역(17)을 형성한다.
그러나 상기와 같은 종래의 반도체 소자 및 그의 제조방법에 있어서 다음과 같은 문제점이 있었다.
즉, 고농도의 불순물 영역이 채널영역으로의 확산에 의해 숏 채널 효과에 의한 소자의 신뢰성을 저하시킨다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 고농도의 불순물 영역의 측면에 절연층을 형성함으로써 고농도의 불순물영역의 불순물 확산을 방지하여 소자의 신뢰성을 향상시키도록 한 반도체 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 소자를 나타낸 구조단면도
도 2a 내지 도 2d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도
도 3은 본 발명에 의한 반도체 소자를 나타낸 구조단면도
도 4a 내지 도 4h는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도 5a 내지 도 5f는 본 발명의 다른 실시예에 의한 반도체 소자의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 질화막
23 : 제 1 포토레지스트 24 : 산화막 측벽
25 : 실리콘 에피택셜층 26 : 게이트 절연막
27a : 게이트 전극 28 : 제 2 포토레지스트
29 : 저농도의 불순물영역 30 : 측벽 절연막
31 : 고농도의 불순물영역
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자는 반도체 기판상에 형성되는 게이트 절연층과, 상기 게이트 절연층상에 형성되는 게이트 전극과, 상기 게이트 전극 양측의 반도체 기판내에 형성되는 저농도의 불순물 영역과, 상기 게이트 전극의 양측면에 형성되는 측벽 절연막과, 상기 측벽 절연막으로부터 확장되는 상기 반도체 기판내에 형성되는 고농도의 불순물영역과, 그리고 상기 고농도의 불순물영역의 측면에 형성되는 절연층을 포함하여 구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 일정한 간격을 갖는 절연층을 형성하는 단계와, 상기 절연층을 포함한 반도체 기판의 전면에 반도체층을 형성하는 단계와, 상기 반도체층상에 게이트 절연층을 형성하는 단계와, 상기 절연층 사이의 게이트 절연층상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측의 반도체층 표면내에 저농도의 불순물영역을 형성하는 단계와, 상기 게이트 전극 양측면에 측벽 절연막을 형성하는 단계와, 그리고 상기 게이트 전극 양측의 반도체층 표면내에 상기 절연층에 의해 격리되는 고농도의 불순물영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조방법은 반도체 기판상에 게이트 절연층 및 게이트 전극을 형성하는 단계와, 상기 게이트 전극 양측의 반도체 기판을 표면으로부터 소정깊이로 식각하여 트랜치를 형성하는 단계와, 상기 트랜치가 형성된 반도체 기판의 표면에 절연층을 형성하는 단계와, 상기 절연층상의 상기 게이트 전극 및 게이트 절연층과 트랜치의 양측면에 제 1 측벽 절연막을 형성하는 단계와, 상기 게이트 전극 및 제 1 측벽 절연막을 마스크로 이용하여 상기 제 1 절연층을 선택적으로 제거하는 단계와, 상기 제 1 절연막 측벽을 제거하고 상기 절연층을 포함한 반도체 기판의 전면에 반도체층을 형성하는 단계와, 그리고 상기 게이트 전극 양측의 반도체층 표면내에 상기 절연층에 의해 격리되는 고농도의 불순물영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자 및 그 제조방법을 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 반도체 소자를 나타낸 구조단면도이다.
도 3에 도시한 바와같이 반도체 기판(21)상에 형성되는 게이트 절연막(26)과, 상기 게이트 절연막(26)상에 형성되는 게이트 전극(27a)과, 상기 게이트 전극(27a) 양측의 반도체 기판(21)내에 형성되는 저농도의 불순물영역(29)과, 상기 게이트 전극(27a)의 양측면에 형성되는 측벽 절연막(30)과, 상기 측벽 절연막(30)으로부터 확장되는 상기 반도체 기판(21)내에 형성되는 고농도의 불순물영역(31)과, 그리고 상기 고농도의 불순물영역(31)의 측면에 형성되는 측벽 산화막(24)을 포함하여 구성된다.
도 4a 내지 도 4h는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 4a에 도시한 바와같이 반도체 기판(21)상에 질화막(Si3N4)(22)을 형성하고, 상기 질화막(22)상에 제 1 포토레지스트(23)를 도포한 후, 노광 및 현상공정으로 제 1 포토레지스트(23)를 패터닝한다.
도 4b에 도시한 바와같이 상기 패터닝된 제 1 포토레지스트(23)를 마스크로 이용하여 상기 질화막(22)을 선택적으로 제거하여 일정한 간격을 갖는 질화막 패턴(22a)을 형성한다.
도 4c에 도시한 바와같이 상기 제 1 포토레지스트(23)를 제거하고, 상기 질화막 패턴(23a)을 포함한 반도체 기판(21)의 전면에 산화막을 형성하고, 상기 산화막을 에치백하여 상기 질화막 패턴(23a)의 측면에 산화막 측벽(24)을 형성한다.
도 4d에 도시한 바와같이 상기 질화막 패턴(23a)을 제거하고, 상기 산화막 측벽(24)을 포함한 반도체 기판(21)의 전면에 상기 반도체 기판(21)을 시드(seed)로하여 에피택셜 성장시키어 p형 실리콘 에피택셜층(25)을 형성한다.
여기서 상기 산화막 측벽(24)은 상기 실리콘 에피택셜층(25)에 의해 완전히 매립한다.
도 4e에 도시한 바와같이 상기 실리콘 에피택셜층(25)상에 게이트 절연막(26)을 형성하고, 상기 게이트 절연막(26)상에 게이트 전극용 폴리 실리콘층(27)을 형성한다.
이어, 상기 폴리 실리콘층(27)상에 제 2 포토레지스트(28)를 도포한 후, 노광 및 현상공정으로 제 2 포토레지스트(28)를 패터닝하여 게이트 영역을 정의한다.
도 4f에 도시한 바와같이 상기 패터닝된 제 2 포토레지스트(28)를 마스크로 이용하여 상기 폴리 실리콘층(27)을 선택적으로 제거하여 상기 산화막 측벽(24) 사이의 게이트 절연막(26)상에 게이트 전극(27a)을 형성한다.
도 4g에 도시한 바와같이 상기 제 2 포토레지스트(28)를 제거하고, 상기 게이트 전극(27a)을 마스크로 이용하여 상기 반도체 기판(21)의 전면에 저농도 n형 불순물 이온을 주입하여 상기 게이트 전극(27a) 양측의 실리콘 에피택셜층(25)의 표면내에 저농도의 불순물영역(29)을 형성한다.
도 4h에 도시한 바와같이 상기 게이트 전극(27a)을 포함한 반도체 기판(21)의 전면에 절연막(도면에는 도시하지 않음)을 형성하고, 상기 절연막을 에치백하여 상기 게이트 전극(27a)의 양측면에 측벽 절연막(30)을 형성한다.
이어, 상기 측벽 절연막(30) 및 게이트 전극(27a)을 마스크로 이용하여 상기 반도체 기판(21)의 전면에 소오스/드레인용 고농도 n형 불순물 이온을 주입하여 상기 게이트 전극(27a) 양측의 실리콘 에피택셜층(25)의 표면내에 상기 저농도의 불순물영역(29)과 연결되는 고농도의 불순물 영역(31)을 형성한다.
여기서 상기 고농도의 불순물영역(31)은 상기 측벽 산화막(24)에 의해 격리되도록 형성한다.
도 5a 내지 도 5f는 본 발명의 다른 실시예에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.
도 5a에 도시한 바와같이 반도체 기판(31)상에 게이트 절연막(32)을 형성하고, 상기 게이트 절연막(32)상에 게이트 전극용 폴리 실리콘층(33)을 형성한다.
이어, 상기 폴리 실리콘층(33)상에 포토레지스트(34)를 도포한 후, 노광 및 현상공정으로 포토레지스트(34)를 패터닝하여 게이트 영역을 정의한다.
도 5b에 도시한 바와같이 상기 패터닝된 포토레지스트(34)를 마스크로 이용하여 상기 폴리 실리콘층(33) 및 게이트 절연막(32)을 선택적으로 제거하여 게이트 전극(33a)을 형성한다.
이때 상기 게이트 전극(33a)을 형성하기 위해 폴리 실리콘층(33) 및 게이트 절연막(32)을 식각할 때 상기 반도체 기판(31)이 표면으로부터 소정깊이로 트랜치(35)를 갖도록 오버식각(Over Etch)한다.
도 5c에 도시한 바와같이 상기 포토레지스트(34)를 제거하고, 상기 트랜치(35)가 형성된 반도체 기판(31)의 표면에 산화막(36)을 형성한다.
이어, 상기 게이트 전극(33a)을 포함한 반도체 기판(31)의 전면에 제 1 절연막을 형성한 후, 상기 제 1 절연막을 에치백하여 상기 게이트 전극(33a) 및 게이트 절연막(32)과 트랜치(35)의 측면에 제 1 측벽 절연막(37)을 형성한다.
도 5d에 도시한 바와같이 상기 제 1 절연막 측벽(37) 및 게이트 전극(33a)을 마스크로 이용하여 상기 산화막(36)을 선택적으로 제거하여 산화막 패턴(36a)을 형성한다.
도 5e에 도시한 바와같이 상기 제 1 측벽 절연막(37)을 제거하고, 상기 반도체 기판(31)을 시드(seed)로하여 실리콘 에피택셜층(38)을 형성하여 상기 산화막 패턴(36a)을 완전히 매립한다.
이어, 상기 게이트 전극(33a)을 마스크로 이용하여 상기 반도체 기판(31)의 전면에 저농도 n형 불순물 이온을 주입하여 상기 게이트 전극(33a) 양측의 실리콘 에피택셜층(38)의 표면내에 저농도의 불순물영역(39)을 형성한다.
도 5f에 도시한 바와같이 상기 게이트 전극(33a)을 포함한 반도체 기판(31)의 전면에 제 2 절연막을 형성한 후, 상기 제 2 절연막을 에치백하여 상기 게이트 전극(33a)의 양측면에 제 2 측벽 절연막(40)을 형성한다.
이어, 상기 제 2 측벽 절연막(40) 및 게이트 전극(33a)을 마스크로 이용하여 상기 반도체 기판(31)의 전면에 소오스/드레인용 고농도 n형 불순물 이온을 주입하여 상기 게이트 전극(33a) 양측의 실리콘 에피택셜층(38)의 표면내에 상기 저농도의 불순물영역(39)과 연결되는 고농도의 불순물영역(41)을 형성한다.
여기서 상기 고농도의 불순물영역(41)은 상기 산화막 패턴(36a)에 의해 격리되도록 형성한다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자 및 그의 제조방법에 있어서 소오스/드레인용 고농도의 불순물영역의 측면에 절연층을 형성하여 불순물 이온이 채널영역으로 확산되는 것을 방지함으로써 숏 채널 효과의 특성을 개선할 수 있는 효과가 있다.

Claims (6)

  1. 반도체 기판상에 형성되는 게이트 절연층과,
    상기 게이트 절연층상에 형성되는 게이트 전극과,
    상기 게이트 전극 양측의 반도체 기판내에 형성되는 저농도의 불순물 영역과,
    상기 게이트 전극의 양측면에 형성되는 측벽 절연막과,
    상기 측벽 절연막으로부터 확장되는 상기 반도체 기판내에 형성되는 고농도의 불순물영역과, 그리고
    상기 고농도의 불순물영역의 측면에 형성되는 절연층을 포함하여 구성됨을 특징으로 하는 반도체 소자.
  2. 반도체 기판상에 일정한 간격을 갖는 절연층을 형성하는 단계;
    상기 절연층을 포함한 반도체 기판의 전면에 반도체층을 형성하는 단계;
    상기 반도체층상에 게이트 절연층을 형성하는 단계;
    상기 절연층 사이의 게이트 절연층상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 양측의 반도체층 표면내에 저농도의 불순물영역을 형성하는 단계;
    상기 게이트 전극 양측면에 측벽 절연막을 형성하는 단계; 그리고
    상기 게이트 전극 양측의 반도체층 표면내에 상기 절연층에 의해 격리되는 고농도의 불순물영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 반도체층은 반도체 기판을 시드로하여 에피택셜 성장시키어 형성함을 특징으로 하는 반도체 소자의 제조방법.
  4. 반도체 기판상에 게이트 절연층 및 게이트 전극을 형성하는 단계;
    상기 게이트 전극 양측의 반도체 기판을 표면으로부터 소정깊이로 식각하여 트랜치를 형성하는 단계;
    상기 트랜치가 형성된 반도체 기판의 표면에 절연층을 형성하는 단계;
    상기 절연층상의 상기 게이트 전극 및 게이트 절연층과 트랜치의 양측면에 제 1 측벽 절연막을 형성하는 단계;
    상기 게이트 전극 및 제 1 측벽 절연막을 마스크로 이용하여 상기 제 1 절연층을 선택적으로 제거하는 단계;
    상기 제 1 절연막 측벽을 제거하고 상기 절연층을 포함한 반도체 기판의 전면에 반도체층을 형성하는 단계;
    상기 게이트 전극 양측의 반도체층 표면내에 상기 절연층에 의해 격리되는 고농도의 불순물영역을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 반도체층은 반도체 기판을 시드로하여 에피택셜 성장시키어 형성함을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 4 항에 있어서,
    상기 트랜치는 상기 게이트 전극을 형성할 때 오버에치하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
KR1019980003067A 1998-02-04 1998-02-04 반도체 소자 및 그 제조방법 KR100272527B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980003067A KR100272527B1 (ko) 1998-02-04 1998-02-04 반도체 소자 및 그 제조방법
JP10186119A JP2960925B2 (ja) 1998-02-04 1998-07-01 半導体素子及びその製造方法
US09/118,812 US6083796A (en) 1998-02-04 1998-07-20 Semiconductor device and method for fabricating the same
US09/570,787 US6326665B1 (en) 1998-02-04 2000-05-15 Semiconductor device with insulating films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003067A KR100272527B1 (ko) 1998-02-04 1998-02-04 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990069048A true KR19990069048A (ko) 1999-09-06
KR100272527B1 KR100272527B1 (ko) 2000-12-01

Family

ID=19532459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003067A KR100272527B1 (ko) 1998-02-04 1998-02-04 반도체 소자 및 그 제조방법

Country Status (3)

Country Link
US (2) US6083796A (ko)
JP (1) JP2960925B2 (ko)
KR (1) KR100272527B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368926B1 (en) * 2000-03-13 2002-04-09 Advanced Micro Devices, Inc. Method of forming a semiconductor device with source/drain regions having a deep vertical junction
FR2818012B1 (fr) * 2000-12-12 2003-02-21 St Microelectronics Sa Dispositif semi-conducteur integre de memoire
US6727558B1 (en) * 2001-02-15 2004-04-27 Advanced Micro Devices, Inc. Channel isolation using dielectric isolation structures
US6734080B1 (en) * 2002-05-31 2004-05-11 Advanced Micro Devices, Inc. Semiconductor isolation material deposition system and method
US6812103B2 (en) * 2002-06-20 2004-11-02 Micron Technology, Inc. Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects
US6858505B2 (en) * 2002-10-08 2005-02-22 Samsung Electronics Co. Ltd. Methods of forming transistor structures including separate anti-punchthrough layers
WO2004075263A2 (en) 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
US7271453B2 (en) * 2004-09-20 2007-09-18 International Business Machines Corporation Buried biasing wells in FETS
US7342266B2 (en) * 2006-01-09 2008-03-11 International Business Machines Corporation Field effect transistors with dielectric source drain halo regions and reduced miller capacitance
CN101740393B (zh) * 2008-11-27 2012-05-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法及半导体器件
KR20110095695A (ko) * 2010-02-19 2011-08-25 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN102479706B (zh) * 2010-11-24 2014-04-02 中芯国际集成电路制造(北京)有限公司 晶体管及其制作方法
CN102479710A (zh) * 2010-11-24 2012-05-30 中芯国际集成电路制造(北京)有限公司 晶体管及其制作方法
CN102543736B (zh) * 2010-12-15 2014-10-01 中芯国际集成电路制造(上海)有限公司 半导体器件结构及其制作方法
CN102623337B (zh) * 2011-01-30 2014-12-03 中芯国际集成电路制造(北京)有限公司 晶体管及其制作方法
CN102779849B (zh) * 2011-05-09 2015-01-21 中芯国际集成电路制造(上海)有限公司 半导体器件和用于制造半导体器件的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700454A (en) * 1985-11-04 1987-10-20 Intel Corporation Process for forming MOS transistor with buried oxide regions for insulation
US4683637A (en) * 1986-02-07 1987-08-04 Motorola, Inc. Forming depthwise isolation by selective oxygen/nitrogen deep implant and reaction annealing
US4810664A (en) * 1986-08-14 1989-03-07 Hewlett-Packard Company Method for making patterned implanted buried oxide transistors and structures
JP3015679B2 (ja) * 1993-09-01 2000-03-06 株式会社東芝 半導体装置およびその製造方法
US5593928A (en) * 1993-11-30 1997-01-14 Lg Semicon Co., Ltd. Method of making a semiconductor device having floating source and drain regions
US5712173A (en) * 1996-01-24 1998-01-27 Advanced Micro Devices, Inc. Method of making semiconductor device with self-aligned insulator
KR100527207B1 (ko) * 1996-05-08 2005-11-09 어드밴스드 마이크로 디바이시즈, 인코포레이티드 도펀트 확산을 가로막도록 생성된 격자간 변화도를 이용한접합 깊이 및 채널 길이의 제어
US5843826A (en) * 1997-06-03 1998-12-01 United Microeletronics Corp. Deep submicron MOSFET device
US6127233A (en) * 1997-12-05 2000-10-03 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain regions and the channel region
US5989965A (en) * 1998-02-13 1999-11-23 Sharp Laboratories Of America, Inc. Nitride overhang structures for the silicidation of transistor electrodes with shallow junction

Also Published As

Publication number Publication date
US6083796A (en) 2000-07-04
US6326665B1 (en) 2001-12-04
JP2960925B2 (ja) 1999-10-12
JPH11238883A (ja) 1999-08-31
KR100272527B1 (ko) 2000-12-01

Similar Documents

Publication Publication Date Title
KR100272527B1 (ko) 반도체 소자 및 그 제조방법
KR20000003951A (ko) 에스오아이 소자의 소자분리 방법
KR100282453B1 (ko) 반도체 소자 및 그 제조방법
KR100298874B1 (ko) 트랜지스터의형성방법
KR100198676B1 (ko) 반도체 소자의 트랜지스터의 구조 및 제조방법
KR19990011414A (ko) 반도체 소자의 제조방법
KR100223936B1 (ko) 트랜지스터 및 그의 제조 방법
KR100575612B1 (ko) 모스 전계효과트랜지스터 제조방법
KR200224253Y1 (ko) 반도체 소자
KR0156103B1 (ko) 반도체 소자의 제조방법
KR100362933B1 (ko) 모스전계효과트랜지스터및그제조방법
KR100905183B1 (ko) 반도체 소자의 형성 방법
KR19990041580A (ko) 반도체 소자의 제조방법
KR0130626B1 (ko) 측면 소스/드레인 구조의 트랜지스터 및 그 제조방법
KR20020050371A (ko) 반도체 소자의 트랜지스터 제조 방법
KR20010038754A (ko) 모스 트랜지스터 제조방법
KR19990009248A (ko) 트랜지스터 및 그 제조 방법
KR19990041582A (ko) 반도체 소자의 제조방법
KR20000032450A (ko) 반도체 소자 제조방법
KR20010058938A (ko) 트랜지스터의 제조 방법
KR19980055711A (ko) 트랜지스터 및 그 제조 방법
KR20040061277A (ko) 반도체소자의 트랜지스터 형성방법
KR19990005526A (ko) 반도체 소자 및 그 제조 방법
KR960015813A (ko) 모스펫 형성방법
KR20020069665A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 17