KR100527207B1 - 도펀트 확산을 가로막도록 생성된 격자간 변화도를 이용한접합 깊이 및 채널 길이의 제어 - Google Patents

도펀트 확산을 가로막도록 생성된 격자간 변화도를 이용한접합 깊이 및 채널 길이의 제어 Download PDF

Info

Publication number
KR100527207B1
KR100527207B1 KR10-2005-7002953A KR20057002953A KR100527207B1 KR 100527207 B1 KR100527207 B1 KR 100527207B1 KR 20057002953 A KR20057002953 A KR 20057002953A KR 100527207 B1 KR100527207 B1 KR 100527207B1
Authority
KR
South Korea
Prior art keywords
dopant
region
substrate
implantation
depth
Prior art date
Application number
KR10-2005-7002953A
Other languages
English (en)
Other versions
KR20050043918A (ko
Inventor
매수 에스. 바이노스키
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20050043918A publication Critical patent/KR20050043918A/ko
Application granted granted Critical
Publication of KR100527207B1 publication Critical patent/KR100527207B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)

Abstract

개선된 제조 공정 및 후속 고온 공정 동안 주입 도펀트들의 확산을 감속시키는 상기 공정에 의해 만들어지는 개선된 소자가 제공된다. 전기적 불활성 종의 층(62)이 활성 도펀트층(52, 70)의 충분히 아래에 주입되어, 전기적 불활성 종의 층으로부터의 손상에 의한 여분의 격자간 원자가 도펀트 확산에 대항하는 감속 변화도를 형성한다. 이 공정을 이용하면, 얕은 소스-드레인 접합부(76)를 달성할 수 있어, 게이트(55) 아래의 LDD 주입물(52)의 횡방향의 침투를 최소로 할 수 있다.

Description

도펀트 확산을 가로막도록 생성된 격자간 변화도를 이용한 접합 깊이 및 채널 길이의 제어{CONTROL OF JUNCTION DEPTH AND CHANNEL LENGTH USING GENERATED INTERSTITIAL GRADIENTS TO OPPOSE DOPANT DIFFUSION}
본 발명은 집적회로에서 주입 영역을 얕게 하고 또한 도펀트 확산을 억제하는 공정에 의하여 생성된 중간 집적 회로물에 관한 것이다.
WO 85/00694 에는 얕은 접합(shallow-junction) 반도체 소자를 형성하는 공정이 기술되어 있다. 이런 공정에는 다양한 선량(dosages) 및 에너지로 반도체 본체 영역 내로 중성종(neutral species)을 주입하는 것이 포함된다. 그후, 활성종(active species)을 상기 구조 내에 유입시킨 다음, 표준 활성 어닐링(standard activation annealing)을 수행한다. 중성종의 주입 시에 상기 선량을 사용한 결과로써, 비정질 실리콘이 형성된다.
FR-A-2 578 096 에는 MOS 트랜지스터를 형성하는 공정이 기술되어 있는데, 여기에서는 불활성 이온 주입과 활성 도펀트 이온 주입 모두 수행된다.
집적 회로가 점점 더 소형화 및 고속화됨에 따라, MOS 소자 구조는 채널을 더욱 짧게 하고, 접합 깊이를 얕게 하도록 발전하였다. 이는 소스, 드레인 및 가볍게 도프된 드레인(Lightly Doped Drain: LDD) 영역을 형성하기 위해 도펀트의 이온 주입을 행하는 것을 비롯한, 상기 구조들의 공정에 있어 해결과제를 제시하고 있다.
이온들은 높은 에너지 빔으로 어떤 타겟에 향하게 함으로써 이온 주입이 수행된다. 이 이온들은 소정의 거리로 타겟에 침투하는데, 이 거리는 이온 질량, 이온 에너지, 타겟 물질 및 타겟 방향과 같은 여러 인자들(factors)에 의해 결정된다. 이 이온들은 2가지 유형의 일련의 충돌 또는 산란(scattering) 이벤트 즉, 타겟 물질의 코어 전자 및 핵과의 충돌 또는 그로부터의 산란과, 그리고 타겟 물질의 외부 전자와의 쿨롱 상호 작용에 의해 그 타겟 내에서 감속된다. 타겟 내의 궤적을 따르는 어느 지점에서의 이온 에너지가 E로 주어질 경우, 핵 충돌에 의한 에너지 손실은 핵 정지(nuclear stopping)라 불리는 단위 길이 당 에너지 손실(Sn(E))로 특징 지울 수 있다. 타겟 외부 전자와의 상호 작용으로부터의 에너지 손실은 전자 정지(electronic stopping)라 불리는 단위 길이 당 에너지 손실(Se(E))로 특징 지울 수 있다. 단위 길이 당 총 에너지 손실 율은 Sn(E) 및 Se(E)의 합으로 주어진다.
핵 정지 전력(Sn(E))을 계산하기 위한 광범위하게 이용되는 산란 모델은 변형된 토마스-페르미 스크린된 원자 산란 전위를 이용한다. 이 모델에 근거하여, 핵 정지는 낮은 에너지로 선형적으로 증가하여, 어떤 중간 에너지로 최대에 이르러, 높은 에너지로 감소한다. 핵 정지는 주입 이온의 질량으로 증가한다. 타겟 외부 전자로부터의 비탄성 산란에 의한 전자 정지는 점성이 있는 매체에서 투사물의 정지와 유사하게 작용하고, Se(E) = keE1/2 에서 E1/2 에 거의 비례하며, ke는 이온 및 타겟 물질에 약간 의존하는 상수이다.
이온 에너지가 낮으면, 핵 정지가 우위를 차지하고, 전자 산란이 우세하게 되는 임계 에너지가 있다. 이런 크로스오버 에너지는 이온 질량에 의존하여, 보다 무거운 이온에 대해서 높아진다. 예를 들면, 붕소에 대해서, Se(E)는 대략 10keV보다 큰 이온 에너지를 위한 유력한 에너지 손실 메커니즘이다.
주입 이온의 이론상의 분포는 가우스(Gauss)형이며, 투사범위(projected range) Rp 라 불리는 깊이에서 피크를 갖는다. 실제 분포는 주입 동안에 일어나는 채널링 효과와 주입후의 도펀트 확산에 의해 이상적 분포에서 벗어난다.
주입 동안의 채널링은 고 에너지 이온들이 단결정 기판에 대해 채널에 대응하는 방향으로 이동할 때에 일어난다. 단결정 격자내의 채널은, 이온들이 어느 타겟 핵과도 부딪치지 않는 방향으로 정렬된다. 이온들은 격자의 이러한 개방 채널을 따라 채널링되거나 스티어(steer)된다. 채널 아래로 이동하는 주입 이온들은 주로 전자 정지에 의해 감속되어, 채널링되지 않은 이온보다 더 깊게 격자에 침투할 수 있다. 채널링은 타겟 내의 격자에 대한 입사 빔 방향에 과도하게 민감하다. 이것은 제어하기가 어렵고, 이상(anomalous) 주입 프로파일 테일(tails)을 일으키기 쉽상이다.
일반적으로 주입 다음에는, 주입 이온들을 전기적으로 "활성화"하기 위한 열처리가 수행되어, 기판에 억셉터(acceptor) 또는 도너(donor)의 작용을 제공한다. 이 열처리는 후속 공정에 있어서의 다른 열처리와 함께, 주입 이온 확산을 일으켜, 소스/드레인 주입물에 대한 접합 깊이를 증가시키는 것과 같은 역효과를 가져옴으로써, 소자의 성능을 저하시킨다. 확산율은 전형적으로 이용되는 도펀트, 붕소, 비소 및 인에 대하여 변하는데, 붕소가 가장 높은 확산율을 갖는다. 따라서, 확산 효과는 P형 도펀트로서 억셉터 붕소 원자를 이용하는 PMOS 소자에서 가장 높아진다.
주입 동안 및 주입후의 MOS 소자 공정 동안, 붕소와 같은 도펀트의 바람직하지 않은 위치 결정 및 위치 변화를 억제하는 방법을 찾기 위해 많은 노력이 행해져왔다. 위치 변화를 억제하는 이러한 방법의 상당수는 주입에 관련한 손상(damage)의 영향을 이용한다. 주입에 의해 야기되는 손상의 효과적인 사용을 위해서는 손상 프로파일과 손상 생성의 물리적 특성의 이해가 요구된다.
고 에너지의 주입 이온과 타겟 간의 핵 충돌이 타겟에 손상을 일으킬 수 있다. 단결정 실리콘 타겟 기판에 대하여, 이 손상은 일반적으로 결정 격자의 장소로부터 실리콘 원자를 변위(displacement)시킨다. 변위가 일어나게 하기 위해서는, 충돌에 의해 실리콘 원자에 줄 수 있는 에너지가 그것을 그 격자의 장소로부터 변위시키는데 필요한 에너지인 Edi 보다 커야 한다. Si에 대하여, 이 값은 Edi(Si)15eV 이다. Si의 변위로 인해 공위(vacancy) 즉, 빈 격자점이 생길 수 있다. 공위는 격자간 Si원자라 불리는 격자 장소간의 위치를 점유하는 Si원자를 동반할 수 있다. 이 공위-격자간 Si 원자 쌍은 프렌켈 쌍(Frenkel pair)으로 알려진 점결함(point defects)을 형성한다. 주입 이온들은, 그것들이 운동 에너지(kinetic energy)를 제공하는 영역에 있어 결함이 있는 현저한 무질서(disorder) 존을 일으킨다. 격자는 몇 개의 손상 정도, 즉 1) 본질적으로 결정 실리콘에 있어서의 고립된 점결함 또는 결함 클러스터(cluster), 2) 다른 결정층에 있어서의 로컬 비정질 존, 또는 3) 완전한 비정질화를 나타낼 수 있다. 비정질 영역은 결정 주기성이 부족한 영역으로 정의되고, 단위 체적 당 변위 원자의 밀도가 반도체의 원자 밀도에 가까워지는 영역으로서 설명될 수 있다.
전자 산란 이벤트만이 일어날 때, Si 원자에의 에너지 이전이 불충분하여 변위를 일으킴으로써, 핵 정지가 현저하게 되는 지점까지 이온 에너지가 감소할 때까지 광범위한 손상이 일어나지 않는다. 이온 에너지가 Edi 보다 아래로 더 감소하면, 변위 손상이 정지한다. 따라서, Si에 있어서의 상당히 손상된 영역은 도펀트 주입 영역보다 약간 더 얕게 위치 결정된다. 대응하는 도펀트 분포에 대한 손상 밀도 프로파일의 그래프가 하기에 더욱 상세하게 설명되는 바와 같이, 도 2에 도시되어 있다.
결정 실리콘 격자를 통한 도펀트 이온들의 확산은 확산의 기본적인 미분 방정식에 따른다. 유한 체적의 매트릭스 물질에 불순물 농도 변화도(impurity concentration gradient) dC/dx 가 존재하는 경우, 상기 변화도가 감소하도록 불순물이 이동하는 경향이 있다. 이 흐름이 상당히 장시간 지속되면, 상기 불순물은 균질적으로 되어, 물질의 순 흐름이 멈춘다. 피크(Fick)의 제 1 법칙에 따르면, J = -D[dC(x, t)]/dx 이고, 여기서, J는 주어진 평면에 걸친 물질의 플럭스(flux)이고, D는 특정 온도에서 특정 호스트 매체로 확산하는 물질에 대한 확산 상수이다. 피크의 제 1 법칙이 시간에 따라 감소하는 농도 변화도를 포함하도록 변형되어, 초기 조건으로서 도펀트의 얇은 층을 가정하면, 어떤 시간 주기 동안 특정 온도에서 열 어닐링한 후의 도펀트 농도가 가우스 분포에 의해 근사 된다.
집적 회로 제조 시 도펀트로서 이용되는 이온들인 붕소, 비소, 인 및 안티몬은 모두 실리콘 격자에 있어서의 격자점에 위치하는 치환 불순물이다. 최근의 모델에 의하면, 많은 이온종에 대해 격자에 있어서의 공위들 간의 확산이 공위 농도와 실리콘 격자간 원자의 농도 즉, 그 격자의 장소로부터 변위된 Si 원자의 농도에 의해 제어된다. 이러한 확산 메커니즘은 단 결정 실리콘에서 일어난다. 이들은 폴리실리콘 또는 비정질 실리콘에서 일어나는 다른 확산 메커니즘들과 구별된다. 단결정의 경우, 치환 불순물의 확산 상수(D)는 D = DI + DV 로 나타낼 수 있으며, 여기서, DI 및 DV 는 확산 계수의 격자간 및 공위 성분이다. DI 및 DV 의 상대값은 서로 다른 이온들에 대하여 변한다. 도펀트 붕소, 인듐 및 인은 도 3 에 도시된 바와 같은 격자간 메커니즘 또는 격자 간성 메커니즘(interstitial or interstitialcy mechanism)을 통해 주로 확산한다고 생각되며, 이는 S. Crowder에 의해 박사 논문 스탠포드 대학, 1995년, 41-43 페이지에서 기술되어 있다. 따라서, 이러한 도펀트의 확산성은 주로 Si 격자간 농도에 의해 제어된다. 안티몬 확산은 주로 이온들이 격자간 공간을 통해 이동하는 것을 물리적으로 금지시키는 큰 사이즈로 인해 공위-제어된다. 따라서, 이것은 한 공위로부터 인접한 공위로 점프하는 느린 공정에 의해 확산한다. 비소와 같은 몇 개의 이온들은 격자간 및 공위 메커니즘들 둘 다에 의해 이동할 수 있다. 공위들은 거의 주입 동안의 점결함들의 생성에 의해서만 야기되지만, 실리콘 격자간 원자 또한 어닐링의 개시 시에 킥-아웃(kick-out) 효과에 의해 야기될 수 있다. 이 경우에, 도펀트 이온이 한 Si 원자를 킥-아웃하여 치환물이 되게 하여, 실리콘 원자가 여분의 격자간 원자가 된다. +1 모델로서 알려진 이 메커니즘에 근거한 격자간 프로파일의 모델이 M. Giles에 의해 J. Electrochem Soc, 138, 1160(1991년)에 기술되어 있다.
붕소와 같은 주입 도펀트 분포의 부근에 있는 여분의 실리콘 격자간 원자의 존재에 의해 과도 증속 확산(Transient Enhanced Diffusion: TED)으로서 알려져 있는 효과가 생긴다. 이 효과는 네가티브 변화도의 "다운힐(downhill)" 방향으로 도펀트 확산 속도를 큰 폭으로 높이는 여분의 격자간 농도 프로파일의 변화도에 의해 특징지울 수 있다. 이 효과의 지속 시간은 짧아서, 여분의 격자간 원자가 재결합하거나 또는 도펀트의 부근에서 제거될 때까지, 800℃의 낮은 온도에서는 불과 몇 분 밖에 지속하지 않고, 보다 높은 온도에서는 단지 몇 초 밖에 지속하지 않는다. 그러나, 이 짧은 기간 동안, 도펀트의 효과적인 확산성은 10,000배 이상 높일 수 있다. 손상 피크가 도펀트 피크보다 약간 얕게 위치 결정되므로, 증속 확산은 도펀트를 실리콘내로 더욱 깊게 시프트시키는 경향이 있다. 결과적으로, 주입 공정에 의해 생기는 손상에 의한 도펀트 원자의 이동이 최종적인 접합 깊이 및 프로파일 형상의 주된 결정 요인이 된다.
전기적 불활성 종의 주입에 의한 손상된 영역의 의도적인 생성은, 도펀트들의 바람직하지 않은 위치 결정 또는 운동을 억제시키는데 이용되어 왔다. 케이스 등(Kase et al.)은 미국 특허 제 5,145,794 호(1992년)에서 주입동안 채널링을 억제하는 방법을 기술하고 있다. 이 방법에 따르면, 아르곤이 미리 주입되어 부분 결정 무질서 실리콘층을 생성시킨 다음, 붕소가 무질서 영역 내로 직접 주입된다. 이 방법을 이용하면, 붕소 채널링을 크게 피할 수 있다. 실리콘의 손상은 후속 어닐링에 의해 회복될 수 있다.
주입 후의 어닐링 동안 도펀트 확산을 억제하기 위해서 유사한 방법이 제안된다. 밀그램 등(Milgram et al.)은 Appl. Phy. Lett. 42,878(1983년)에서, 비정질층을 만드는데 충분한 아르곤 선량을 미리 주입한 다음, 붕소를 비정질 영역내에 주입하는 것을 기술하고 있다. 주입된 아르곤은 900℃까지의 온도에서의 주입후의 어닐링 동안 실리콘내의 붕소 확산을 감소시킨다. 이 저자는 혼입된 아르곤 원자에 의해 붕소 원자가 트랩(trap)된다고 결론을 내리고 있다. 비정질층의 생성에 의해 도펀트 확산을 억제시키면, 실리콘 결정 내에 야기된 결함이 후의 어닐링에 의해 완전하게는 제거되지 않고, 부분적으로 유지되어 반도체 소자의 특성을 저하시키기 때문에 문제를 일으킨다는 것이 알려져 있다. 따라서, 비정질화를 일으킴이 없이 단결정 실리콘에 대해 도펀트 확산을 억제하는 방법이 요구된다.
본 발명에 따르면, 주입 손상에 의해 야기되는 격자간 변화도를 이용하여 결정 실리콘에 있어서의 도펀트 확산을 억제시킴으로써, 얕은 주입 접합부를 유지하고, MOS 구조의 게이트 아래의 도펀트의 횡방향에의 유포를 억제시키기 위한 공정이 제공된다.
본 발명에 따르면, 결정 실리콘에 있어서의 주입 도펀트 원자의 영역의 후속하는 확산을 억제시킴으로써, 전기적 불활성 종이 상기 도펀트 주입물보다 충분히 아래에 주입되도록 하기 위해서, 집적 회로 공정 및 이 공정을 이용하여 형성된 집적 회로물이 제공된다.
본 발명의 양상은 MOS 소자에 얕은 소스/드레인 접합부를 제공하기 위한 개선된 공정이다.
본 발명의 다른 양상은 후속하는 고온 고정 사이클 동안 결정 실리콘 내에 주입된 도펀트 원자의 확산을 억제시키기 위한 공정이다.
또 다른 양상은 실리콘에서 비정질층을 형성시키지 않은 결정 실리콘에 주입된 도펀트 원자의 영역의 후속하는 확산을 억제시키기 위한 공정이다.
본 발명의 다른 양상은 게이트 아래의 LDD 영역의 횡방향의 유포를 억제시키는 MOS 소자에 있어서의 주입된 가볍게 도프된 드레인(LDD) 구조를 형성하기 위한 공정이다.
본 발명의 또다른 양상은 이 공정을 이용하여 형성되고, 얕은 소스/드레인 접합부를 가지며, 게이트하의 LDD 주입물의 횡방향의 확산이 저하된 MOS 소자이다.
본 발명의 또다른 양상은 이 공정을 이용하여 형성된 중간 집적 회로물이 제공된다.
반도체 제조 공정에서 후속 공정에 있어서의 열처리는 이전에 수행된 이온 주입 과정에 의한 이온들의 확산을 일으켜, 소스/드레인 주입물에 대한 접합 깊이를 증가시키는 것과 같은 역효과를 가져옴으로써, 소자의 성능을 저하시킨다. 따라서, 이러한 이온 주입부의 확산을 방지하는 방법 및 이에 의하여 생성된 중간 집적 회로물을 제공하고자 한다.
본 발명에 따르면, 이온 주입을 이용하여 반도체를 도프하는 집적 회로 제조 공정에 있어서, 전기적 불활성 종이 도펀트 주입물보다 충분히 아래에 주입되어 상기 반도체내로의 더욱 깊은 주입물의 확산을 억제시킨다.
도 1은 700℃ 내지 1100℃ 의 온도로 35분 동안 노(furnace)에서 어닐링한 후의 프로파일과 함께, 단결정 실리콘에 있어서의 붕소 도펀트 원자의 전형적인 잘 알려진 주입시의 프로파일을 도시한다. 어닐링 사이클 동안에 일어나는 확산은 도펀트 프로파일을 넓게 하고, 전연 에지(leading edge)를 기판 내로 더욱 깊게 시프트시켜, MOS 소자의 성능에 있어서의 전술한 문제를 일으킨다.
도 2는 10keV 내지 1000keV 의 에너지에서의 붕소 주입으로 생기는 잘 알려진 계산된 손상 밀도 프로파일을 도시한다. 샘플 내로의 깊이(X)는 주입 이온 자체의 투사 범위 Rp 에 의해 정규화 된다. 계산된 손상 밀도 프로파일은, 형상은 이상적인 주입시의 붕소 프로파일과 유사하지만, 피크 위치는 도펀트의 피크 위치보다 얕은 깊이에 있다. 주입물의 에너지가 보다 높으면, 손상 피크가 도펀트 피크와 보다 근사하게 일치한다.
도 3은 격자간 메커니즘, 격자 간성 메커니즘 및 공위 메커니즘에 의해 실리콘 격자를 통하는 도펀트의 이동(motion) 모델을 도시한다. 격자간 킥아웃에서, 실리콘 격자(4)의 격자 장소내의 치환형 도펀트 원자(2)는 실리콘 격자간 원자(6)에 의해 "킷아웃"된 다음, 도펀트 원자(2)는 다른 공위 장소와 부딪히거나, 또는 그 자체가 원자를 그 점유 장소에서 킥아웃할 때까지 격자간 영역(10)을 통해 격자 장소(8)의 사이를 이동한다. 격자 간성 메커니즘의 개략도는 실리콘 원자(15)와 함께 실리콘 격자 장소(14)를 이중으로 점유하는 실리콘 격자간 원자(12)를 도시한다. 그러고 나서, 격자간 원자(12)는 격자 장소(16)를 도펀트 원자(18)와 함께 이중으로 점유하도록 이동한 다음, 실리콘 원자(22)와 함께 격자 장소(20)를 이중으로 점유하도록 이동한다. 붕소, 인듐 및 인에 대한 지배적인 확산 메커니즘인 이러한 격자간 및 격자간성 메커니즘은, 도펀트 원자(24)가 단지 격자 장소(26)만으로부터 인접한 공위(28)로 이동하여 공위(29)를 남기는 공위 메커니즘보다 더욱 빠른 확산 속도를 제공한다.
도 4를 참조하면, 본 발명의 공정을 이용하는 이중 주입물 구조에 대한 농도 프로파일이 도시된다. 이 구조는 깊이 d1에서 농도 피크(30)를 갖는 도펀트종 예를 들면, 붕소와, 그리고 d1 아래의 깊이 d2에서 농도 피크(32)를 갖는 전기적 불활성 종 예를 들면, 아르곤을 포함한다. 도펀트종의 주입으로부터의 손상은 도펀트 피크(30)의 깊이 d1 보다 약간 얕은 깊이 d3에서 실리콘 격자간 피크(34)를 일으킨다. 이와 마찬가지로, 전기적 불활성 종의 주입으로부터의 손상은 피크(32)의 깊이 d2 보다 약간 얕지만, 도펀트 피크(30)의 깊이 d1 보다 깊은 깊이 d4에서 실리콘 격자간 피크(36)를 일으킨다. 더욱 큰 깊이 쪽으로 네거티브(negative)가 되는 격자간 변화도(38)는 격자간 피크(34)와 관련되고, 후속 어닐링 동안 실리콘내로의 도펀트의 과도 증속 확산을 일으킨다. 이것은 도펀트 주입물이 소스/드레인 또는 LDD 주입물이면 접합 깊이를 증가시킨다. 그러나, 전기적 불활성 종의 주입으로부터의 격자간 피크(36)와 관련된 격자간 변화도(40)의 네가티브 또는 "다운힐" 방향은 표면으로 향하고 있다. 이에 의해, 변화도(40)는 후속 어닐링 동안 실리콘 내로의 더욱 깊은 도펀트의 확산을 억제시킨다. 변화도(38)는 "가속 변화도(accelerating gradient)"라 칭하고, 변화도(40)는 "감속 변화도(retarding gradient)"라 칭한다. 감속 효과를 달성하기 위하여, 피크(32)는 도펀트 피크(30) 보다 충분히 깊게 위치됨으로써, 격자간 변화도(40)가 감소되어야 할 도펀트 원자보다 더 깊어진다. 전기적 불활성 종의 주입, 이에 의한 "감속 주입물"의 형성은 도펀트종의 주입에 선행 또는 후행할 수 있다.
도 5를 참조하면, 도 7에 설명된 바와 같이 폴리실리콘 게이트를 갖춘 PMOS 트랜지스터의 소스/드레인 및 LDD 주입물에 적용되는 바와 같은 본 발명의 바람직한 실시예에 대한 공정 흐름도가 도시되어 있다. 단계(42)에서, 그의 표면에 게이트 산화물을 성장시켜, 그 위에 폴리실리콘 게이트를 갖는 실리콘 기판이 제공된다. 단계(44)에서, 주입물 마스크의 역할을 하는 폴리실리콘 게이트와 이 폴리실리콘에 의해 피복되지 않은 영역에서 상기 기판에 침투하는 주입 도펀트종의 이온들로 표준 방법들을 이용하여, 붕소 LDD 구조들의 주입이 수행된다. 단계(44)의 주입을 위한 통상적인 선량은 주입된 붕소-함유 종으로서 BF2+ 이온을 이용하여 4 내지 5 E13/cm2 이고, 에너지는 25 내지 35keV 이다. 단계(46)에서, 다른 주입이 수행되는 데, 이때에는 1E13cm-2 내지 1E14cm-2 범위의 선량의 아르곤, 주입물 마스크의 역할을 하는 폴리실리콘 게이트 및 결과적인 불활성 아르곤 농도 피크가 LDD 주입물 아래에 위치되도록 선택된, 일반적으로 300 내지 400keV 범위의 주입 에너지로 수행된다(도6b, 62). 단계(48)에서, 1000 내지 1500 옹스트롱 폭의 게이트 측벽 스페이서들이 표준 증착 및 에치백 기술을 이용하여 일반적으로 형성된다(도7, 72). 측벽 스페이서들은 항상 요구되는 것은 아니어서, 이 단계는 선택적이다. 단계(50)에서, 소스/드레인 구조의 주입이 표준 방법을 이용하여, 주입물 마스크의 역할을 하는 폴리실리콘 게이트 (및 측벽 스페이서)로 수행된다. 통상적인 소스/드레인 주입 파라미터는 50 내지 100keV의 에너지와, 1E15cm-2 내지 5E15cm-2의 선량의 범위에 있다. 이 공정 동안에 표준적인 고속(Rapid) 열 어닐링 단계가 실시될 수도 있다. 이것들은 통상적으로 30 내지 60초 동안 980 내지 1050℃의 범위에 있다.
종래 기술의 도 6a를 참조하면, 예를 들어 붕소의 주입물(52)을 가진 LDD 영역들이 그 사이에 접합부(54, 59)가 있는 표면(51)을 갖는 실리콘 기판(53)에 도시되어 있다. 에지(55')를 가진 폴리실리콘 게이트(55)는 게이트 산화물(56)위에 있고, 주입물(52)에 대한 마스크의 역할을 한다. 주입 이온들은 폴리실리콘(55)에 의해 피복되지 않은 영역(57)을 관통하여 상기 기판 내로 관통한다. 주입 동안의 측부 산란(side scatter)에 의해, LDD 주입물이 게이트(55) 아래의 횡방향의 거리(58)를 횡방향의 접합부(59)까지 횡방향으로 연장되게 된다. 깊이(64')에서의 수직방향으로 배치된 접합부(54)와 횡방향의 접합부(59)가 함께 LDD 주입물의 "전연 에지"를 구성한다. 채널(60)이 주입물들(52)의 사이에 배치된다. 본 발명을 이용하지 않으면, 어닐링은 주입물(52)의 확산을 일으켜, 도펀트 원자를 화살표(61)의 방향으로 이동시키고, 접합부(54)를 깊어지게 하고, 채널(60)을 짧아지게 한다.
도 6b를 참조하면, 본 발명에 따르면, 전기적 불활성 종 예를 들면, 아르곤의 부가적인 감속 주입물(62)이 LDD 주입물 접합부(54)의 깊이(64')보다 충분히 아래의 수직방향 깊이(64)에서, 불활성 주입물(62)과 기판(53) 간의 경계부를 형성하는 후미 에지부(trailing edge portions)(63)로 위치 결정된다. 폴리실리콘 게이트(55)는 감속 주입물들(62)에 대한 마스크의 역할을 하고, 주입 이온들은 폴리실리콘(55)에 의해 피복되지 않은 영역(65)을 관통하여 기판 내로 침투한다. 측부 산란에 의해, 주입물(62)의 횡방향의 후미 에지부(67)가 LDD 활성종 주입물의 에지들(59)의 횡방향의 거리(58)보다 큰, 게이트(55) 아래의 횡방향의 거리(68)를 연장시킴으로써, 에지부(67)가 제 2 경계부를 형성한다. 이 경우, 횡방향의 도펀트 및 손상 프로파일은 상기에 설명된 바와 같이, 기판 내로 수직방향으로 연장하는 것과 등가이다. 따라서, 게이트의 한층 더 아래의 감속 주입물의 존재가 채널 영역(60)에의 LDD 활성종 주입물의 횡방향의 확산을 방해하여, 소정의 게이트 치수에 대해 짧은 채널 효과를 감소시키고, 또한 기판 내로의 활성종의 수직방향의 확산을 방해한다.
LDD 영역(52), 측벽 스페이서(72) 및 소스/드레인 구조를 도시한 도 7을 참조하면, 상기 LDD 주입물(52)은 거리(58')를 접합부(59)까지 게이트(55) 아래로 연장한다. 소스/드레인 주입물(70)은 폴리실리콘 게이트(55) 및 측벽 스페이서(72)에 의해 마스킹되어 횡방향으로 연장하여 접합부(74)를 형성한다. 수직방향으로 배치된 소스/드레인 접합부(76)는 LDD 접합부(54)보다 깊지만, 소스/드레인의 횡방향의 접합부(74)는 LDD의 횡방향의 접합부(59)까지 게이트(55) 아래로 연장하지 않는다. 서로 다른 주입 에너지를 갖는 전기적 불활성 감속 주입물들(78, 62)이 도시된다. 보다 낮은 에너지의 주입물(78)은 소스/드레인 접합부(76)와 LDD 접합부(54) 둘다보다 깊게 연장한다. 그러나, 그 횡방향의 에지(80)는 LDD 주입물의 접합부(59)와 소스/드레인 주입물의 접합부(74)와의 사이에 있다. 따라서, 주입물(78)이 소스/드레인 주입물(70)의 횡방향의 확산을 감속시키지만, 이것은 LDD 주입물(52)의 횡방향의 확대를 높여 가속시킨다. 보다 높은 에너지의 감속 주입물(62)은 소스/드레인 접합부(76) 및 LDD 접합부(54) 보다 더 깊게(63) 위치 결정된다. 게다가, 그 횡방향의 에지(67)는 LDD 주입물의 접합부(59)와 소스/드레인 주입물의 접합부(74)보다 더 게이트(55) 아래로 연장한다. 주입물(62)은 LDD 및 소스/드레인 주입물의 수직방향 및 횡방향의 확산 모두를 감속시킨다. 감속 주입물의 최적 에너지는 LDD 주입물의 에너지 및 선량, 소스/드레인의 에너지 및 선량, 측벽 스페이서의 폭과, 주입후의 열 사이클의 지속 시간 및 온도에 의존한다. 예를 들면, LDD 스페이서 산화물의 폭이 대략 1300 옹스트롱이고, N+ 주입물이 80keV에서 주입된 As+ 이고, NLDD 주입물이 25keV에서 주입된 인이고, 대략 45분 동안 900℃로 베이크(bake)되는 경우, 감속 주입물(62)은 300 내지 400keV 범위에서 선택된 에너지로 주입되어, 3000 옹스트롱에서 (세로방향으로는 아니고, 게이트 아래에서 횡방향으로 측정되는) 그의 Rp에 도달하여, 결과적으로 생긴 격자간 피크는 2400 옹스트롱이다.
본 발명에 따르면, 후속 공정에 있어서의 열처리가 일으키는 주입된 이온의 확산을 감소시키게 되고 이러한 개선된 제조 공정 및 후속 고온 공정 동안 주입 도펀트들의 확산을 감속시키는 공정에 의하여 개선된 중간 회로물 만들어지게 된다.
도 1은 다양한 온도로 어닐링한 후의 단결정 실리콘에 있어서의 주입 붕소 프로파일의 그래프이다.
도 2는 다양한 에너지에서의 붕소 주입으로부터 생기는 계산된 손상 프로파일의 그래프이다.
도 3은 붕소 확산 메커니즘의 개략도이다.
도 4는 본 발명을 이용하는 이중 주입을 위한 주입 이온 프로파일 및 손상 프로파일의 그래프이다.
도 5는 본 발명의 바람직한 실시예에 대한 공정 흐름도이다.
도 6a는 LDD 주입물을 갖는 종래 기술의 MOS 구조의 개략적인 단면도이다.
도 6b는 본 발명을 이용하는 LDD 주입물 및 저지 주입물(retarding implants)을 갖는 MOS 구조의 개략적인 단면도이다.
도 7은 다양한 에너지의 LDD 및 소스/드레인 주입물 및 저지 주입물을 갖는 MOS 구조의 단면도이다.

Claims (4)

  1. 실리콘 기판(53)의 표면(51)에 인접하여 형성된 중간 집적 회로물로서,
    상기 실리콘 기판의 상기 표면에 형성된 게이트 전극(55)과, 여기서 상기 게이트 전극의 아래에 있지 않은 상기 실리콘 기판의 표면의 일부분은 제 1 표면부(65)이고, 상기 게이트 전극은 상기 제 1 표면부의 에지를 정의하는 에지(55')를 가지며;
    상기 기판내의 제 1 주입 도펀트 영역(52)과, 여기서 상기 제 1 주입 도펀트 영역은 자체에 활성 도펀트 농도 피크를 갖고, 상기 제 1 주입 도펀트 영역은 또한 상기 제 1 주입 도펀트 영역과 상기 기판의 사이에 제 1 접합부를 형성하는 제 1 전연 에지(54, 59)를 갖고, 상기 제 1 접합부는 상기 제 1 표면부 아래로의 제 1 깊이(64')로 제 1 접합 부분(54) 및 상기 제 1 표면부의 상기 에지(55')로부터 상기 실리콘 표면을 따라 측정되는 제 1 횡방향의 거리(58)로 상기 기판의 상기 표면과 교차하도록 후방으로 만곡하는 제 2 접합 부분(59)을 가지며; 그리고
    상기 기판내의 결정 주입 영역(62)을 포함하며, 여기서, 상기 결정 주입 영역(62)은 자체에 전기적 불활성 종들의 농도 피크를 가짐과 아울러 상기 결정 주입 영역(62)과 상기 기판(53)의 사이에 경계부를 형성하는 후미 에지(63, 67)를 갖고, 상기 경계부는 상기 제 1 표면부 아래로의 제 2 깊이(64)로 제 1 경계 부분(63) 및 상기 제 1 표면부의 상기 에지(55')로부터 상기 실리콘 표면을 따라 측정되는 제 2 횡방향의 거리(68)로 상기 기판의 상기 표면과 교차하도록 후방에 만곡하는 제 2 경계 부분(67)을 갖고, 상기 제 2 깊이(64)는 상기 제 1 깊이(64')보다 크고, 상기 제 2 횡방향의 거리(68)는 상기 제 1 횡방향의 거리(58)보다 크며, 상기 기판 내에는 비정질층이 형성되지 않는 것을 특징으로 하는 중간 집적 회로물.
  2. 제 1 항에 있어서,
    상기 전기적 불활성 종들의 상기 농도 피크는 상기 제 1 영역의 상기 도펀트 농도 피크로부터 500 내지 1000 옹스트롱(500 내지 1000 x 10-10m)의 범위의 거리에 있고;
    상기 도펀트 이온 종들은 붕소, 비소 및 인으로 구성된 군에서 선택되고; 그리고
    상기 전기적 불활성 이온들은 아르곤을 포함하는 것을 특징으로 하는 중간 집적 회로물.
  3. 실리콘 기판의 표면(51)에 인접하게 형성된 중간 집적 회로물 - 이 회로물은 도전 게이트, 주입된 소스/드레인 및 가볍게 도프된 드레인(LDD) 영역들을 구비하는 MOS 구조이다 - 으로서,
    상기 실리콘 기판의 상기 표면에 형성되는 게이트 산화물(56)과;
    상기 실리콘 기판의 상기 표면 위에 형성된 게이트 전극(55)과, 여기서 상기 게이트 전극의 아래에 있지 않은 상기 실리콘 기판의 표면의 일부분은 제 1 표면부(65)이고, 상기 게이트 전극은 상기 제 1 표면부의 에지를 또한 정의하는 에지(55')를 가지며;
    상기 기판내의 제 1 주입 도펀트 영역(52)과, 여기서 상기 제 1 주입 도펀트 영역은 자체에 활성 도펀트 농도 피크를 갖고, 상기 제 1 주입 도펀트 영역은 또한 상기 제 1 주입 도펀트 영역과 상기 기판의 사이에 제 1 접합부를 형성하는 제 1 전연 에지(54, 59)를 갖고, 상기 제 1 접합부는 상기 제 1 표면부 아래로의 제 1 깊이(64')로 제 1 접합 부분(54) 및 상기 제 1 표면부의 상기 에지(55')로부터 상기 실리콘 표면을 따라 측정되는 제 1 횡방향의 거리(58)로 상기 기판의 상기 표면과 교차하도록 후방으로 만곡하는 제 2 접합 부분(59)을 가지며;
    측벽 스페이서(72)와, 여기서 상기 측벽 스페이서는 상기 게이트 에지와 인접하고, 상기 스페이서는 폭(72')을 가짐과 아울러 부가적으로 상기 실리콘 기판의 상기 표면의 제 2 부분을 커버하며, 상기 실리콘 기판의 상기 표면의 상기 제 2 부분은 상기 실리콘 기판의 상기 표면의 상기 제 1 표면부의 일부분이고;
    상기 측벽 스페이서의 하부로 연장되는 제 2 주입 도펀트 영역(70)과, 여기서 상기 제 2 주입 도펀트 영역은 자체에 제 2 도펀트 농도 피크를 가짐과 아울러 상기 제 2 주입 도펀트 영역과 상기 기판의 사이에 위치된 제 2 접합부를 형성하는 제 2 전연 에지(74, 76)를 가지며, 상기 제 2 접합부는 상기 표면 아래로의 제 2 깊이(76')로 제 1 접합 부분(76) 및 상기 실리콘 기판의 상기 단일 표면을 따라 측정되는 제 2 횡방향의 거리(74')로 상기 측벽 스페이서 아래로 연장한 후에 상기 실리콘 기판의 상기 표면을 향해 후방으로 만곡하여 이와 교차하는 제 2 접합 부분(74)을 가지며, 상기 제 2 횡방향의 거리(74')는 상기 측벽 스페이서의 폭(72')과 상기 제 1 횡방향의 거리(58)와의 합보다 작고; 그리고
    상기 게이트 및 상기 측벽 스페이서의 하부에, 주입 전기적 불활성 종들을 포함하는 제 3 결정 주입 영역(62)을 구비하며, 여기서 상기 결정 주입 영역(62)은 자체에 전기적 불활성 종들의 농도 피크를 가짐과 아울러 상기 결정 주입 영역(62)과 상기 기판(53)의 사이에 경계부를 형성하는 후미 에지(63, 67)를 가지며, 상기 경계부는 상기 실리콘 기판의 상기 표면 아래로의 상기 제 3 깊이(64)로 제 1 경계 부분(63) 및 상기 게이트 에지(55')로부터 상기 실리콘 기판의 상기 표면을 따라 측정되는 제 3 횡방향의 거리(68)로 상기 게이트 아래의 상기 실리콘 기판의 상기 표면을 향해 후방으로 만곡하여 이와 교차하는 제 2 경계 부분(67)을 가지며, 상기 제 3 깊이(64)는 상기 제 1 깊이(64') 및 상기 제 2 깊이(76') 둘다 보다 크고, 상기 제 3 횡방향의 거리(68)는 상기 제 1 횡방향의 거리(58)보다 큰 것을 특징으로 하는 중간 집적 회로물.
  4. 제 3 항에 있어서,
    상기 전기적 불활성 종들의 상기 농도 피크는 상기 제 1 영역의 상기 도펀트 농도 피크로부터 500 내지 1000 옹스트롱(500 내지 1000 x 10-10m)의 범위의 거리에 있고;
    상기 도펀트 이온 종들은 붕소, 비소 및 인으로 구성된 군에서 선택되고; 그리고
    상기 전기적 불활성 이온들은 아르곤을 포함하고;
    상기 제 1 주입 도펀트 영역에서의 도펀트 주입 선량은 1E13cm-2 내지 5E13cm-2의 범위 내에 있고, 상기 제 3 결정 주입 영역에서의 도펀트 주입 선량은 1E15cm-2 내지 5E15cm-2의 범위 내에 있고, 상기 제 2 주입 도펀트 영역에서의 도펀트 주입 선량은 1E13cm-2 내지 1E14cm-2의 범위 내에 있고, 그리고 상기 측벽 스페이서의 폭은 1000 내지 1500 옹스트롱(1000 내지 1500 x 10-10m)의 범위 내에 있는 것을 특징으로 하는 중간 집적 회로물.
KR10-2005-7002953A 1996-05-08 1997-04-11 도펀트 확산을 가로막도록 생성된 격자간 변화도를 이용한접합 깊이 및 채널 길이의 제어 KR100527207B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64708196A 1996-05-08 1996-05-08
US08/647,081 1996-05-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0708950A Division KR100505859B1 (ko) 1996-05-08 1997-04-11 도펀트확산을가로막도록생성된격자간변화도를이용한접합깊이및채널길이의제어

Publications (2)

Publication Number Publication Date
KR20050043918A KR20050043918A (ko) 2005-05-11
KR100527207B1 true KR100527207B1 (ko) 2005-11-09

Family

ID=24595622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2005-7002953A KR100527207B1 (ko) 1996-05-08 1997-04-11 도펀트 확산을 가로막도록 생성된 격자간 변화도를 이용한접합 깊이 및 채널 길이의 제어

Country Status (7)

Country Link
US (1) US5825066A (ko)
EP (1) EP0897594B1 (ko)
JP (1) JP4139907B2 (ko)
KR (1) KR100527207B1 (ko)
DE (1) DE69730019T2 (ko)
TW (1) TW340959B (ko)
WO (1) WO1997042652A1 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
US5861335A (en) 1997-03-21 1999-01-19 Advanced Micro Devices, Inc. Semiconductor fabrication employing a post-implant anneal within a low temperature high pressure nitrogen ambient to improve channel and gate oxide reliability
US6372590B1 (en) * 1997-10-15 2002-04-16 Advanced Micro Devices, Inc. Method for making transistor having reduced series resistance
KR100272527B1 (ko) * 1998-02-04 2000-12-01 김영환 반도체 소자 및 그 제조방법
US6136673A (en) * 1998-02-12 2000-10-24 Lucent Technologies Inc. Process utilizing selective TED effect when forming devices with shallow junctions
US6172401B1 (en) * 1998-06-30 2001-01-09 Intel Corporation Transistor device configurations for high voltage applications and improved device performance
US6180476B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Dual amorphization implant process for ultra-shallow drain and source extensions
US6200869B1 (en) 1998-11-06 2001-03-13 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit with ultra-shallow source/drain extensions
US6225173B1 (en) 1998-11-06 2001-05-01 Advanced Micro Devices, Inc. Recessed channel structure for manufacturing shallow source/drain extensions
US6297115B1 (en) 1998-11-06 2001-10-02 Advanced Micro Devices, Inc. Cmos processs with low thermal budget
US6265291B1 (en) 1999-01-04 2001-07-24 Advanced Micro Devices, Inc. Circuit fabrication method which optimizes source/drain contact resistance
US6184097B1 (en) * 1999-02-22 2001-02-06 Advanced Micro Devices, Inc. Process for forming ultra-shallow source/drain extensions
US6492249B2 (en) 1999-05-03 2002-12-10 Advanced Micro Devices, Inc. High-K gate dielectric process with process with self aligned damascene contact to damascene gate and a low-k inter level dielectric
US6194748B1 (en) 1999-05-03 2001-02-27 Advanced Micro Devices, Inc. MOSFET with suppressed gate-edge fringing field effect
US6291278B1 (en) 1999-05-03 2001-09-18 Advanced Micro Devices, Inc. Method of forming transistors with self aligned damascene gate contact
US6271132B1 (en) 1999-05-03 2001-08-07 Advanced Micro Devices, Inc. Self-aligned source and drain extensions fabricated in a damascene contact and gate process
US6265293B1 (en) 1999-08-27 2001-07-24 Advanced Micro Devices, Inc. CMOS transistors fabricated in optimized RTA scheme
US6403433B1 (en) 1999-09-16 2002-06-11 Advanced Micro Devices, Inc. Source/drain doping technique for ultra-thin-body SOI MOS transistors
US6472301B1 (en) * 1999-10-19 2002-10-29 Infineon Technologies Ag Method and structure for shallow trench isolation
US6313000B1 (en) 1999-11-18 2001-11-06 National Semiconductor Corporation Process for formation of vertically isolated bipolar transistor device
US6165877A (en) * 1999-12-07 2000-12-26 Advanced Micro Devices, Inc. Method for establishing shallow junction in semiconductor device to minimize junction capacitance
US6465315B1 (en) 2000-01-03 2002-10-15 Advanced Micro Devices, Inc. MOS transistor with local channel compensation implant
US7019363B1 (en) 2000-01-04 2006-03-28 Advanced Micro Devices, Inc. MOS transistor with asymmetrical source/drain extensions
US6333244B1 (en) 2000-01-26 2001-12-25 Advanced Micro Devices, Inc. CMOS fabrication process with differential rapid thermal anneal scheme
EP1139394A3 (en) 2000-03-30 2006-02-15 International Business Machines Corporation Method and device for electric field assisted anneal
US6274465B1 (en) * 2000-03-30 2001-08-14 International Business Machines Corporataion DC electric field assisted anneal
US6372589B1 (en) 2000-04-19 2002-04-16 Advanced Micro Devices, Inc. Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer
US6420218B1 (en) 2000-04-24 2002-07-16 Advanced Micro Devices, Inc. Ultra-thin-body SOI MOS transistors having recessed source and drain regions
US6368947B1 (en) 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6361874B1 (en) 2000-06-20 2002-03-26 Advanced Micro Devices, Inc. Dual amorphization process optimized to reduce gate line over-melt
US6399450B1 (en) 2000-07-05 2002-06-04 Advanced Micro Devices, Inc. Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions
US6630386B1 (en) 2000-07-18 2003-10-07 Advanced Micro Devices, Inc CMOS manufacturing process with self-amorphized source/drain junctions and extensions
US6589847B1 (en) * 2000-08-03 2003-07-08 Advanced Micro Devices, Inc. Tilted counter-doped implant to sharpen halo profile
US6521502B1 (en) 2000-08-07 2003-02-18 Advanced Micro Devices, Inc. Solid phase epitaxy activation process for source/drain junction extensions and halo regions
US6472282B1 (en) 2000-08-15 2002-10-29 Advanced Micro Devices, Inc. Self-amorphized regions for transistors
JP2002076332A (ja) * 2000-08-24 2002-03-15 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
US6727149B1 (en) * 2000-12-07 2004-04-27 Advanced Micro Devices, Inc. Method of making a hybrid SOI device that suppresses floating body effects
US6403434B1 (en) 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric
US6495437B1 (en) 2001-02-09 2002-12-17 Advanced Micro Devices, Inc. Low temperature process to locally form high-k gate dielectrics
US6787424B1 (en) 2001-02-09 2004-09-07 Advanced Micro Devices, Inc. Fully depleted SOI transistor with elevated source and drain
US6551885B1 (en) 2001-02-09 2003-04-22 Advanced Micro Devices, Inc. Low temperature process for a thin film transistor
US6756277B1 (en) 2001-02-09 2004-06-29 Advanced Micro Devices, Inc. Replacement gate process for transistors having elevated source and drain regions
US6420776B1 (en) 2001-03-01 2002-07-16 Amkor Technology, Inc. Structure including electronic components singulated using laser cutting
US6780730B2 (en) 2002-01-31 2004-08-24 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
US6864516B2 (en) * 2002-02-28 2005-03-08 Advanced Micro Devices, Inc. SOI MOSFET junction degradation using multiple buried amorphous layers
US6548361B1 (en) * 2002-05-15 2003-04-15 Advanced Micro Devices, Inc. SOI MOSFET and method of fabrication
US6828632B2 (en) * 2002-07-18 2004-12-07 Micron Technology, Inc. Stable PD-SOI devices and methods
US6808997B2 (en) 2003-03-21 2004-10-26 Texas Instruments Incorporated Complementary junction-narrowing implants for ultra-shallow junctions
US6905923B1 (en) 2003-07-15 2005-06-14 Advanced Micro Devices, Inc. Offset spacer process for forming N-type transistors
US7163867B2 (en) * 2003-07-28 2007-01-16 International Business Machines Corporation Method for slowing down dopant-enhanced diffusion in substrates and devices fabricated therefrom
US7737014B2 (en) 2003-12-08 2010-06-15 International Business Machines Corporation Reduction of boron diffusivity in pFETs
US7312125B1 (en) 2004-02-05 2007-12-25 Advanced Micro Devices, Inc. Fully depleted strained semiconductor on insulator transistor and method of making the same
WO2005091350A1 (en) * 2004-03-16 2005-09-29 Koninklijke Philips Electronics N.V. Field effect transistor and method of manufacturing a field effect transistor
US9589802B1 (en) * 2015-12-22 2017-03-07 Varian Semuconductor Equipment Associates, Inc. Damage free enhancement of dopant diffusion into a substrate
JP6870286B2 (ja) * 2016-11-15 2021-05-12 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6822088B2 (ja) 2016-11-15 2021-01-27 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11869956B2 (en) * 2021-09-30 2024-01-09 Texas Instruments Incorporated Channel stop and well dopant migration control implant for reduced MOS threshold voltage mismatch

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558507A (en) * 1982-11-12 1985-12-17 Nec Corporation Method of manufacturing semiconductor device
JPS60501927A (ja) * 1983-07-25 1985-11-07 アメリカン テレフオン アンド テレグラフ カムパニ− 浅い接合の半導体デバイス
JPS6147670A (ja) * 1984-08-15 1986-03-08 Toshiba Corp 半導体装置の製造方法
FR2578096A1 (fr) * 1985-02-28 1986-08-29 Bull Sa Procede de fabrication d'un transistor mos et dispositif a circuits integres en resultant
JP2773957B2 (ja) * 1989-09-08 1998-07-09 富士通株式会社 半導体装置の製造方法
JP2668141B2 (ja) * 1989-11-29 1997-10-27 三菱電機株式会社 Ｍｉｓ型ｆｅｔ
US5223445A (en) * 1990-05-30 1993-06-29 Matsushita Electric Industrial Co., Ltd. Large angle ion implantation method
US5245208A (en) * 1991-04-22 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5514902A (en) * 1993-09-16 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having MOS transistor
US5399883A (en) * 1994-05-04 1995-03-21 North Carolina State University At Raleigh High voltage silicon carbide MESFETs and methods of fabricating same
US5468974A (en) * 1994-05-26 1995-11-21 Lsi Logic Corporation Control and modification of dopant distribution and activation in polysilicon
US5585286A (en) * 1995-08-31 1996-12-17 Lsi Logic Corporation Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device
JPH1041243A (ja) * 1996-04-29 1998-02-13 Texas Instr Inc <Ti> ドープ領域作製方法

Also Published As

Publication number Publication date
KR20050043918A (ko) 2005-05-11
US5825066A (en) 1998-10-20
TW340959B (en) 1998-09-21
JP4139907B2 (ja) 2008-08-27
DE69730019T2 (de) 2004-12-30
WO1997042652A1 (en) 1997-11-13
JP2000509902A (ja) 2000-08-02
EP0897594B1 (en) 2004-07-28
DE69730019D1 (de) 2004-09-02
EP0897594A1 (en) 1999-02-24

Similar Documents

Publication Publication Date Title
KR100527207B1 (ko) 도펀트 확산을 가로막도록 생성된 격자간 변화도를 이용한접합 깊이 및 채널 길이의 제어
KR100615657B1 (ko) 격자간 원자들을 생성하기 위한 준-비정질의 경사각 주입을 이용하여 강화된 횡방향 확산을 제공하는 채널 길이가 감소된 저농도로 도핑된 드레인 트랜지스터
US5593907A (en) Large tilt angle boron implant methodology for reducing subthreshold current in NMOS integrated circuit devices
JP5437112B2 (ja) 金属酸化物半導体デバイスのゲート電極を形成する方法及び金属酸化物半導体デバイスを形成する方法
KR101194527B1 (ko) Ｔｅｄ를 감소시키기 위한 이온 주입 방법
US6107129A (en) Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance
US5360749A (en) Method of making semiconductor structure with germanium implant for reducing short channel effects and subthreshold current near the substrate surface
US6008099A (en) Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion
US20030207542A1 (en) Fabrication of abrupt ultra-shallow junctions using angled pai and fluorine implant
JP2008524840A5 (ko)
JP2007515066A (ja) 固相エピタキシャル再成長を用いて接合の漏損を低減させた半導体基板及び同半導体基板の生産方法
JP3992211B2 (ja) Ｃｍｏｓｆｅｔの製造方法
EP0258148B1 (en) Modification of properties of p-type dopants with other p-type dopants
JPH08250730A (ja) 集積回路を製造するための方法およびｐ形ドーパントの拡散を減少するための方法、ならびに集積回路
JP4275753B2 (ja) イオン注入法
KR100732630B1 (ko) 불순물 도핑 영역을 포함하는 반도체 소자 및 그 형성 방법
DE102016114264A1 (de) Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
JPS61179578A (ja) 電界効果トランジスタの製作方法
KR100505859B1 (ko) 도펀트확산을가로막도록생성된격자간변화도를이용한접합깊이및채널길이의제어
KR100640207B1 (ko) 박막트랜지스터 및 그 제조방법
US20040043572A1 (en) Semiconductor device manufacturing method
CN108878526B (zh) 半导体结构及其形成方法
CN115188664A (zh) 半导体结构及其制备方法
KR101095064B1 (ko) 반도체 소자의 형성 방법
KR101026377B1 (ko) Ｐｍｏｓｆｅｔ 문턱전압의 ｉｎｗｅ 억제방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee