JP5437112B2 - 金属酸化物半導体デバイスのゲート電極を形成する方法及び金属酸化物半導体デバイスを形成する方法 - Google Patents
金属酸化物半導体デバイスのゲート電極を形成する方法及び金属酸化物半導体デバイスを形成する方法 Download PDFInfo
- Publication number
- JP5437112B2 JP5437112B2 JP2010045361A JP2010045361A JP5437112B2 JP 5437112 B2 JP5437112 B2 JP 5437112B2 JP 2010045361 A JP2010045361 A JP 2010045361A JP 2010045361 A JP2010045361 A JP 2010045361A JP 5437112 B2 JP5437112 B2 JP 5437112B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode layer
- doping
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 195
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 11
- 150000004706 metal oxides Chemical class 0.000 title claims description 11
- 238000000151 deposition Methods 0.000 claims description 88
- 239000002019 doping agent Substances 0.000 claims description 83
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 62
- 229910052796 boron Inorganic materials 0.000 claims description 62
- 238000002513 implantation Methods 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 50
- 230000008021 deposition Effects 0.000 claims description 45
- 238000005468 ion implantation Methods 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 26
- 238000000059 patterning Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 150000001638 boron Chemical class 0.000 claims description 5
- 230000008929 regeneration Effects 0.000 claims description 3
- 238000011069 regeneration method Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 175
- 230000008569 process Effects 0.000 description 113
- 239000007943 implant Substances 0.000 description 44
- 230000015572 biosynthetic process Effects 0.000 description 40
- 238000009792 diffusion process Methods 0.000 description 35
- 239000001257 hydrogen Substances 0.000 description 25
- 229910052739 hydrogen Inorganic materials 0.000 description 25
- 238000000137 annealing Methods 0.000 description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 22
- 230000035515 penetration Effects 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000010884 ion-beam technique Methods 0.000 description 9
- 230000007261 regionalization Effects 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000011109 contamination Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000001976 improved effect Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical class B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本出願は、共に2002年6月26日に出願された、米国仮特許出願連続番号第60/392,023号及び米国仮特許出願連続番号第60/391,802号に基づく優先権を主張するものである。
上述のように、本発明の一態様は、2工程の堆積プロセスにより、MOSトランジスタのゲート電極を形成することに関する。2つの堆積プロセスにおいては、第1の工程は、電極材料の薄層を堆積し、これに続いて、浅いイオン注入を行って、ゲート電極/ゲート誘電体界面の近くに高濃度のドーパントを与える。第2の工程もまた、ゲート層の堆積をし、これに続いて、イオン注入を行って、2つの層の合計厚さが通常の単層ゲート電極構造に匹敵するようにする。
本発明の別の態様は、所望のドーパントを半導体基板の表面上の誘電体層の中に注入して、該ドーパントを該誘電体層から外に、該半導体基板の中に拡散して、接合部を形成することにより、該半導体基板に超浅接合部を形成することに関する。第2の種をドーパントと同時にであるか又はこれの後に誘電体層の中に注入して、誘電体/ドーパントシステムの拡散特性を改変することができる。このような方法の例は、シリコンウエハ上の二酸化ケイ素層の中にホウ素水素化クラスタを注入することであり、ここでは、水素が、酸化物層を通るホウ素の拡散を向上させ、したがって、ホウ素による超浅接合部の形成をより効率的なものにする。
(1)
基板を有し、ウェル及び対向するトレンチ隔離部分が形成され、この上に第1の誘電体層が形成された金属酸化物半導体デバイスの、ゲート電極を形成する方法であって、
(a)第1のゲート電極層を前記第1の誘電体層に堆積させる工程と、
(b)ドーパントで前記第1のゲート電極層をドーピングして、ドーピングされた第1のゲート電極層を形成する工程と、
(c)第2のゲート電極層を前記ドーピングされた第1のゲート電極層の頂部の上に堆積させる工程と、
(d)イオン注入により前記ドーパントで前記第2のゲート電極層をドーピングする工程と、
(e)この構造体を熱処理して、ドーパント材料を活性化する工程と、
を含む方法。
(2)
前記第1のゲート電極層と前記第2のゲート電極層とが合わさって完全な厚さのゲート電極を形成する上記(1)に記載の方法。
(3)
前記第1のゲート電極層を堆積させる工程が、アモルファスシリコンを堆積させることを含む上記(1)に記載の方法。
(4)
前記第1のゲート電極層を堆積させる工程が、ポリシリコンを堆積させることを含む上記(1)に記載の方法。
(5)
前記第2のゲート電極層を堆積させる工程が、アモルファスシリコンを堆積させることを含む上記(1)に記載の方法。
(6)
前記第2のゲート電極層を堆積させる工程が、ポリシリコンを堆積させることを含む上記(1)に記載の方法。
(7)
前記第1のゲート電極層をドーピングする工程が、該第1のゲート電極層をホウ素によりドーピングすることを含む上記(1)に記載の方法。
(8)
前記第1のゲート電極をドーピングする工程が、前記第1のゲート電極層をデカボランによりドーピングすることを含む上記(1)に記載の方法。
(9)
前記第2のゲート電極層をドーピングする工程が、該第2のゲート電極層をホウ素によりドーピングすることを含む上記(1)に記載の方法。
(10)
前記第2のゲート電極をドーピングする工程が、前記第2のゲート電極層をデカボランによりドーピングすることを含む上記(1)に記載の方法。
(11)
基板を有する金属酸化物半導体(MOS)デバイスを形成する方法であって、
(a)ウェル及び対向するトレンチ隔離部分を前記第1の基板に形成する工程と、
(b)その上に第1の誘電体層を堆積させる工程と、
(c)第1のゲート電極層を前記第1の誘電体層の上に堆積させる工程と、
(d)前記ドーパントで前記第1のゲート電極層をドーピングして、ドーピングされた第1のゲート電極層を形成する工程と、
(e)第2のゲート電極層を前記ドーピングされた第1のゲート電極層の上に堆積させる工程と、
(f)前記ドーピングされた第1のゲート電極層と前記第2のゲート電極層との組み合わせからゲートスタックを形成する工程と、
(g)第1のフォトレジストをパターン形成して、前記第1の誘電体層上の前記トレンチ隔離部分に隣接するドレイン延長部領域を露出させる工程と、
(h)イオン注入により前記ドーパントで前記ゲート電極層の露出部分と前記第1の誘電体層の露出部分とをドーピングして、ドレイン延長部を前記ウェル内の前記トレンチ隔離部分と前記ゲートスタックとの間に形成する工程と、
(i)前記第1のフォトレジストを除去し、第2のフォトレジストをパターン形成して、前記ゲートスタックの両側に隣接するスペーサを形成し、ドレイン及びソース領域を定める前記第1の誘電体層の部分を露出させる工程と、
(j)前記第1の誘電体層の前記露出部分をドーピングする工程と、
(k)前記第2のフォトレジスト層を除去する工程と、
(l)注入ドーパントを拡散させるために熱処理を与えて、前記注入ドーパントが、前記第1の誘電体層から外に、前記ウェルの中に拡散するようにして、前記ウェル内にソース及びドレイン領域を形成する工程と、
を含む方法。
(12)
前記第1のゲート電極層をドーピングする工程が、該第1のゲート電極層をホウ素によりドーピングすることを含む上記(11)に記載の方法。
(13)
前記第1のゲート電極層をドーピングする工程が、該第1のゲート電極層をホウ素クラスタ注入によりドーピングすることを含む上記(11)に記載の方法。
(14)
前記第1のゲート電極層をドーピングする工程が、該第1のゲート電極層を分子注入によりドーピングすることを含む上記(11)に記載の方法。
(15)
前記ドレイン及びソース領域をドーピングする工程が、該ドレイン及びソース領域をホウ素によりドーピングすることを含む上記(11)に記載の方法。
(16)
前記ドレイン及びソース領域をドーピングする工程が、該ドレイン及びソース領域をホウ素クラスタによりドーピングすることを含む上記(11)に記載の方法。
(17)
基板を有する金属酸化物半導体デバイスを形成する方法であって、
(a)ウェル及び対向するトレンチ隔離部分を前記基板に形成する工程と、
(b)その上に第1の誘電体層を堆積させる工程と、
(c)第1のゲート電極層を前記第1の誘電体層の上に堆積させる工程と、
(d)前記第1のゲート電極層からゲートスタックを形成して、前記第1の誘電体層の露出部分を残すようにする工程と、
(e)第1のフォトレジスト層をパターン形成して、前記第1の誘電体層のドレイン延長部領域を露出させる工程と、
(f)イオン注入により第1の種類のドーパントでドレイン延長部層及び前記ウェルを形成する前記ドレイン延長部領域をドーピングする工程と、
(g)前記第1のフォトレジスト層を除去する工程と、
(h)第2のゲート電極層を堆積させる工程と、
(i)前記第2のゲート電極スタックを、前記第1のゲート電極層から形成された前記ゲートスタックとずらして、かつこれより大きく形成する工程と、
(j)第2のフォトレジスト層をパターン形成して、前記第2のゲート電極スタックに隣接するスペーサを形成し、ドレイン及びソース領域を定める工程と、
(k)イオン注入により前記第1の種類のドーパントで前記ドレイン及びソース領域をドーピングして、ドレイン及びソース層を前記ウェルに形成する工程と、
(l)前記第2のフォトレジスト層を除去する工程と、
(m)熱処理を与えて、前記注入ドーパントが前記ドーピング工程により注入された材料を活性化させるようにする工程と、
を含む方法。
(18)
前記ドレイン延長部領域をドーピングする工程が、前記ドレイン延長領域をデカボランによりドーピングすることを含む上記(17)に記載の方法。
(19)
基板を有する金属酸化物半導体(MOS)デバイスを形成する方法であって、
(a)ウェル及び対向するトレンチ隔離部分を前記基板に形成する工程と、
(b)その上に第1の誘電体層を堆積させる工程と、
(c)第1のゲート電極層を前記第1の誘電体層の上に堆積させる工程と、
(d)前記第1のゲート電極層から初期ゲートスタックを形成して、前記第1の誘電体層の露出部分を残すようにする工程と、
(e)イオン注入により第1の種類のドーパントで前記第1のゲート電極層と前記第1の誘電体層の前記露出表面とをドーピングする工程と、
(f)前記第1の誘電体層とは異なる第2のゲート誘電体層を該第1の誘電体層の前記露出表面の上に堆積させる工程と、
(g)第2のゲート電極堆積層を、前記初期ゲートスタック及び前記第2の誘電体層の上部に堆積させる工程と、
(h)前記第2のゲート電極の堆積から最終的なゲートスタックを形成する工程と、
(i)第1のフォトレジストをパターン形成して、前記最終的なゲートスタック及びドイン延長部領域を露出させる工程と、
(j)イオン注入により前記第1の種類のドーパントで前記最終的なゲートスタック及び前記ドレイン延長部領域をドーピングする工程
と、
(k)前記第1のフォトレジストを除去する工程と、
(l)第2のフォトレジストをパターン形成して、前記最終的なゲートスタックに隣接する側壁スペーサを形成し、前記ドレイン及びソース領域を露出させる工程と、
(m)前記ドレイン及びソース領域及び前記最終的なゲート電極スタックをドーピングして、ドレイン及びソース層を前記ウェルに形成する工程と、
(n)前記第2のフォトレジスト層を除去する工程と、
(o)熱処理を与えて、前記ドーピング工程により注入された材料を活性化させる工程と、
を含む方法。
(20)
前記工程(f)が、或る種を前記第1の誘電体層の中に注入することを含む(19)に記載のプロセス。
(21)
前記工程(f)が、前記第1の誘電体層の化学処理を含む上記(19)に記載のプロセス。
(22)
前記工程(f)が、前記第1の誘電体層の除去と、該第1の誘電体材料とは異なる第2の誘電体材料の再生を含む上記(19)に記載のプロセス。
(23)
前記第1及び第2のゲート電極層が合わさると、通常のゲート電極層の厚さになる上記(1)に記載のプロセス。
Claims (20)
- 基板を有し、ウェル及び対向するトレンチ隔離部分が形成され、この上に第1の誘電体層が形成された金属酸化物半導体デバイスの、ゲート電極を形成する方法であって、
(a)第1のゲート電極層を前記第1の誘電体層に堆積させる工程と、
(b)ドーパントで前記第1のゲート電極層をドーピングして、ドーピングされた第1のゲート電極層を形成する工程と、
(c)第2のゲート電極層を前記ドーピングされた第1のゲート電極層の頂部の上に堆積させる工程と、
(d)イオン注入により前記ドーパントで前記第2のゲート電極層をドーピングする工程と、
(e)この構造体を熱処理して、ドーパント材料を活性化する工程と、
を含み、
前記第1のゲート電極層の厚さは、前記第2のゲート電極層の厚さよりも薄く、前記第1のゲート電極層のドーピングに用いられるドーパントイオンは、浅いイオン注入によって注入がなされ、前記注入のエネルギー及び前記熱処理が選択されて、前記誘電体層に侵入することなく、前記ゲート電極と前記誘電体層との間の境界のできるだけ近くにドーパントイオンを配置することを特徴とする方法。 - 前記第1のゲート電極層を堆積させる工程が、アモルファスシリコンを堆積させることを含む請求項1に記載の方法。
- 前記第1のゲート電極層を堆積させる工程が、ポリシリコンを堆積させることを含む請求項1に記載の方法。
- 前記第2のゲート電極層を堆積させる工程が、アモルファスシリコンを堆積させることを含む請求項1に記載の方法。
- 前記第2のゲート電極層を堆積させる工程が、ポリシリコンを堆積させることを含む請求項1に記載の方法。
- 前記第1のゲート電極層をドーピングする工程が、該第1のゲート電極層をホウ素によりドーピングすることを含む請求項1に記載の方法。
- 前記第1のゲート電極をドーピングする工程が、前記第1のゲート電極層をデカボランによりドーピングすることを含む請求項1に記載の方法。
- 前記第2のゲート電極層をドーピングする工程が、該第2のゲート電極層をホウ素によりドーピングすることを含む請求項1に記載の方法。
- 前記第2のゲート電極をドーピングする工程が、前記第2のゲート電極層をデカボランによりドーピングすることを含む請求項1に記載の方法。
- 基板を有する金属酸化物半導体(MOS)デバイスを形成する方法であって、
(a)ウェル及び対向するトレンチ隔離部分を前記第1の基板に形成する工程と、
(b)その上に第1の誘電体層を堆積させる工程と、
(c)第1のゲート電極層を前記第1の誘電体層の上に堆積させる工程と、
(d)イオン注入により前記ドーパントで前記第1のゲート電極層をドーピングして、ドーピングされた第1のゲート電極層を形成する工程と、
(e)第2のゲート電極層を前記ドーピングされた第1のゲート電極層の上に堆積させる工程と、
(f)前記ドーピングされた第1のゲート電極層と前記第2のゲート電極層との組み合わせからゲートスタックを形成する工程と、
(g)第1のフォトレジストをパターン形成して、前記第1の誘電体層上の、前記トレンチ隔離部分に隣接するドレイン延長部領域を露出させる工程と、
(h)イオン注入により前記ドーパントで前記第2のゲート電極層の露出部分と前記第1の誘電体層の露出部分とをドーピングして、ドレイン延長部を前記ウェル内の前記トレンチ隔離部分と前記ゲートスタックとの間に形成する工程と、
(i)前記第1のフォトレジストを除去し、第2のフォトレジストをパターン形成して、前記ゲートスタックの両側に隣接するスペーサを形成し、ドレイン及びソース領域を定める前記第1の誘電体層の部分を露出させる工程と、
(j)前記第1の誘電体層の前記露出部分をドーピングする工程と、
(k)前記第2のフォトレジスト層を除去する工程と、
(l)注入ドーパントを拡散させるために熱処理を与えて、前記注入ドーパントが、前記第1の誘電体層から外に、前記ウェルの中に拡散するようにして、前記ウェル内にソース及びドレイン領域を形成する工程と、
を含み、
前記第1のゲート電極層は、浅いイオン注入によって注入がなされ、前記第1のゲート電極層のドーピングに用いられる前記ドーパントイオンの前記注入のエネルギー及び前記熱処理が選択されて、前記誘電体層に侵入することなく、前記ゲート電極と前記誘電体層との境界のできるだけ近くにドーパントイオンを配置することを特徴とする方法。 - 前記第1のゲート電極層をドーピングする工程が、該第1のゲート電極層をホウ素によりドーピングすることを含む請求項10に記載の方法。
- 前記第1のゲート電極層をドーピングする工程が、該第1のゲート電極層をホウ素クラスタ注入によりドーピングすることを含む請求項10に記載の方法。
- 前記第1のゲート電極層をドーピングする工程が、該第1のゲート電極層を分子注入によりドーピングすることを含む請求項10に記載の方法。
- 前記ドレイン及びソース領域をドーピングする工程が、該ドレイン及びソース領域をホウ素によりドーピングすることを含む請求項10に記載の方法。
- 前記ドレイン及びソース領域をドーピングする工程が、該ドレイン及びソース領域をホウ素クラスタによりドーピングすることを含む請求項10に記載の方法。
- 基板を有する金属酸化物半導体(MOS)デバイスを形成する方法であって、
(a)ウェル及び対向するトレンチ隔離部分を前記基板に形成する工程と、
(b)その上に第1の誘電体層を堆積させる工程と、
(c)第1のゲート電極層を前記第1の誘電体層の上に堆積させる工程と、
(d)前記第1のゲート電極層から初期ゲートスタックを形成して、前記第1の誘電体層の露出部分を残すようにする工程と、
(e)イオン注入により第1の種類のドーパントで前記第1のゲート電極層と前記第1の誘電体層の前記露出表面とをドーピングする工程と、
(f)前記第1の誘電体層とは異なる第2のゲート誘電体層を該第1の誘電体層の前記露出表面の上に堆積させる工程と、
(g)第2のゲート電極堆積層を、前記初期ゲートスタック及び前記第2の誘電体層の上部に堆積させる工程と、
(h)前記第2のゲート電極の堆積から最終的なゲートスタックを形成する工程と、
(i)第1のフォトレジストをパターン形成して、前記最終的なゲートスタック及びドレイン延長部領域を露出させる工程と、
(j)前記最終的なゲートスタック及び前記ドレイン延長部領域をイオン注入により前記第1の種類のドーパントでドーピングする工程と、
(k)前記第1のフォトレジストを除去する工程と、
(l)第2のフォトレジストをパターン形成して、前記最終的なゲートスタックに隣接する側壁スペーサを形成し、前記ドレイン及びソース領域を露出させる工程と、
(m)前記ドレイン及びソース領域及び前記最終的なゲート電極スタックをドーピングして、ドレイン及びソース層を前記ウェルに形成する工程と、
(n)前記第2のフォトレジスト層を除去する工程と、
(o)熱処理を与えて、前記ドーピング工程により注入された材料を活性化させる工程と、
を含み、
前記第1のゲート電極層は、浅いイオン注入によって注入がなされ、前記第1のゲート電極層のドーピングに用いられる前記ドーパントイオンの前記注入のエネルギー及び前記熱処理が選択されて、前記誘電体層に侵入することなく、前記ゲート電極と前記誘電体層との間の境界のできるだけ近くにドーパントイオンを配置することを特徴とする方法。 - 前記工程(f)が、或る種を前記第1の誘電体層の中に注入することを含む請求項16に記載の方法。
- 前記工程(f)が、前記第1の誘電体層の化学処理を含む請求項16に記載の方法。
- 前記工程(f)が、前記第1の誘電体層の除去と、該第1の誘電体材料とは異なる第2の誘電体材料の再生を含む請求項16に記載の方法。
- 前記第1及び第2のゲート電極層が合わさると、通常のゲート電極層の厚さになる請求項6に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US39202302P | 2002-06-26 | 2002-06-26 | |
US39180202P | 2002-06-26 | 2002-06-26 | |
US60/391,802 | 2002-06-26 | ||
US60/392,023 | 2002-06-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004517659A Division JP2005531158A (ja) | 2002-06-26 | 2003-06-18 | 半導体デバイス及び半導体デバイスの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010161397A JP2010161397A (ja) | 2010-07-22 |
JP2010161397A5 JP2010161397A5 (ja) | 2012-11-22 |
JP5437112B2 true JP5437112B2 (ja) | 2014-03-12 |
Family
ID=30003212
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004517659A Pending JP2005531158A (ja) | 2002-06-26 | 2003-06-18 | 半導体デバイス及び半導体デバイスの製造方法 |
JP2010045361A Expired - Fee Related JP5437112B2 (ja) | 2002-06-26 | 2010-03-02 | 金属酸化物半導体デバイスのゲート電極を形成する方法及び金属酸化物半導体デバイスを形成する方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004517659A Pending JP2005531158A (ja) | 2002-06-26 | 2003-06-18 | 半導体デバイス及び半導体デバイスの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7723233B2 (ja) |
EP (1) | EP1540720A4 (ja) |
JP (2) | JP2005531158A (ja) |
KR (2) | KR100768500B1 (ja) |
CN (2) | CN100359652C (ja) |
AU (1) | AU2003261078A1 (ja) |
WO (1) | WO2004003970A2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4749713B2 (ja) * | 2002-06-26 | 2011-08-17 | セムエキップ インコーポレイテッド | 水素化ホウ素クラスターイオンの注入によるイオン注入方法及び半導体製造方法 |
US6686595B2 (en) * | 2002-06-26 | 2004-02-03 | Semequip Inc. | Electron impact ion source |
CN100359652C (zh) * | 2002-06-26 | 2008-01-02 | 山米奎普公司 | 一种制造一半导体器件的方法 |
JP2005236210A (ja) * | 2004-02-23 | 2005-09-02 | Ricoh Co Ltd | スタンダードセルレイアウト、スタンダードセルライブラリ並びに半導体集積回路及びその設計方法 |
KR100694660B1 (ko) * | 2006-03-08 | 2007-03-13 | 삼성전자주식회사 | 트랜지스터 및 그 제조 방법 |
US7435638B2 (en) * | 2006-05-26 | 2008-10-14 | Texas Instruments Incorporated | Dual poly deposition and through gate oxide implants |
JP4560820B2 (ja) * | 2006-06-20 | 2010-10-13 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
CN101197284B (zh) * | 2006-12-05 | 2010-06-02 | 上海华虹Nec电子有限公司 | 高压非对称横向结构扩散型场效应管的制作方法 |
WO2008156182A1 (ja) * | 2007-06-18 | 2008-12-24 | Nec Corporation | 半導体装置及びその製造方法 |
JP5220549B2 (ja) * | 2008-10-20 | 2013-06-26 | 本田技研工業株式会社 | アウタロータ型多極発電機のステータ構造体 |
JP2010199520A (ja) * | 2009-02-27 | 2010-09-09 | Renesas Electronics Corp | 半導体レーザ及び半導体レーザの製造方法 |
JP5714831B2 (ja) * | 2010-03-18 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR101129028B1 (ko) | 2010-03-24 | 2012-03-23 | 주식회사 하이닉스반도체 | 반도체 소자의 패시베이션 어닐 공정 방법 |
CN101834141B (zh) * | 2010-04-28 | 2015-03-04 | 复旦大学 | 一种不对称型源漏场效应晶体管的制备方法 |
CN102468147B (zh) * | 2010-11-01 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的栅极形成方法 |
US8598025B2 (en) * | 2010-11-15 | 2013-12-03 | Varian Semiconductor Equipment Associates, Inc. | Doping of planar or three-dimensional structures at elevated temperatures |
KR20120107762A (ko) * | 2011-03-22 | 2012-10-04 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US8580664B2 (en) | 2011-03-31 | 2013-11-12 | Tokyo Electron Limited | Method for forming ultra-shallow boron doping regions by solid phase diffusion |
US8569158B2 (en) | 2011-03-31 | 2013-10-29 | Tokyo Electron Limited | Method for forming ultra-shallow doping regions by solid phase diffusion |
US9263272B2 (en) | 2012-04-24 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate electrodes with notches and methods for forming the same |
US9673245B2 (en) * | 2012-10-01 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Implant isolated devices and method for forming the same |
US9355888B2 (en) | 2012-10-01 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Implant isolated devices and method for forming the same |
US20140291761A1 (en) | 2013-03-29 | 2014-10-02 | International Business Machines Corporation | Asymmetric Spacers |
US9899224B2 (en) | 2015-03-03 | 2018-02-20 | Tokyo Electron Limited | Method of controlling solid phase diffusion of boron dopants to form ultra-shallow doping regions |
CN109494224B (zh) | 2017-09-08 | 2020-12-01 | 华邦电子股份有限公司 | 非挥发性存储器装置及其制造方法 |
KR101938843B1 (ko) | 2018-05-18 | 2019-01-16 | 청오기초건설 주식회사 | 파일 야적 거치대 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4826179B1 (ja) * | 1968-09-30 | 1973-08-07 | ||
JPS5626145B2 (ja) * | 1973-06-27 | 1981-06-17 | ||
DE219243T1 (de) | 1985-10-11 | 1987-09-24 | Monolithic Memories, Inc., Santa Clara, Calif., Us | Verfahren zur herstellung eines bipolaren transistors. |
JPH01225117A (ja) | 1988-03-04 | 1989-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法及びその製造装置 |
JP2889295B2 (ja) | 1989-07-17 | 1999-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
FR2652448B1 (fr) * | 1989-09-28 | 1994-04-29 | Commissariat Energie Atomique | Procede de fabrication d'un circuit integre mis haute tension. |
JPH0410620A (ja) | 1990-04-27 | 1992-01-14 | Sony Corp | 半導体装置の製造方法 |
JPH04112544A (ja) | 1990-08-31 | 1992-04-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP3129774B2 (ja) | 1991-07-31 | 2001-01-31 | 日本電産コパル株式会社 | 発光装置 |
JP2652108B2 (ja) | 1991-09-05 | 1997-09-10 | 三菱電機株式会社 | 電界効果トランジスタおよびその製造方法 |
JP2702338B2 (ja) | 1991-10-14 | 1998-01-21 | 三菱電機株式会社 | 半導体装置、及びその製造方法 |
JP2707977B2 (ja) * | 1994-09-01 | 1998-02-04 | 日本電気株式会社 | Mos型半導体装置およびその製造方法 |
KR0147870B1 (ko) * | 1994-10-24 | 1998-11-02 | 문정환 | 반도체 소자의 콘택 전도층 형성방법 |
US5688706A (en) * | 1996-08-01 | 1997-11-18 | Vanguard International Semiconductor Corporation | Method for fabricating a MOSFET device, with local channel doping, self aligned to a selectively deposited tungsten gate |
US5817561A (en) | 1996-09-30 | 1998-10-06 | Motorola, Inc. | Insulated gate semiconductor device and method of manufacture |
JP3749924B2 (ja) * | 1996-12-03 | 2006-03-01 | 富士通株式会社 | イオン注入方法および半導体装置の製造方法 |
JP3660457B2 (ja) * | 1996-12-26 | 2005-06-15 | 株式会社東芝 | イオン発生装置及びイオン照射装置 |
KR100231607B1 (ko) * | 1996-12-31 | 1999-11-15 | 김영환 | 반도체 소자의 초저접합 형성방법 |
ES2184225T3 (es) * | 1997-01-10 | 2003-04-01 | Univ Drexel | Tratamiento de superficie de materiales ceramicos ternarios 312 y productos del mismo. |
JP4010620B2 (ja) | 1997-01-10 | 2007-11-21 | 横浜ゴム株式会社 | 路面の凍結抑制構造 |
US5837598A (en) * | 1997-03-13 | 1998-11-17 | Lsi Logic Corporation | Diffusion barrier for polysilicon gate electrode of MOS device in integrated circuit structure, and method of making same |
US5885877A (en) * | 1997-04-21 | 1999-03-23 | Advanced Micro Devices, Inc. | Composite gate electrode incorporating dopant diffusion-retarding barrier layer adjacent to underlying gate dielectric |
US5930634A (en) * | 1997-04-21 | 1999-07-27 | Advanced Micro Devices, Inc. | Method of making an IGFET with a multilevel gate |
JPH11103050A (ja) | 1997-09-29 | 1999-04-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO1999065070A2 (en) | 1998-06-11 | 1999-12-16 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising a mos transistor |
US6208004B1 (en) * | 1998-08-19 | 2001-03-27 | Philips Semiconductor, Inc. | Semiconductor device with high-temperature-stable gate electrode for sub-micron applications and fabrication thereof |
US6051456A (en) * | 1998-12-21 | 2000-04-18 | Motorola, Inc. | Semiconductor component and method of manufacture |
US6080630A (en) * | 1999-02-03 | 2000-06-27 | Advanced Micro Devices, Inc. | Method for forming a MOS device with self-compensating VT -implants |
US6069061A (en) * | 1999-02-08 | 2000-05-30 | United Microelectronics Corp. | Method for forming polysilicon gate |
JP3277912B2 (ja) | 1999-03-24 | 2002-04-22 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3911585B2 (ja) * | 1999-05-18 | 2007-05-09 | 富士通株式会社 | 半導体装置およびその製造方法 |
WO2000079601A1 (fr) * | 1999-06-23 | 2000-12-28 | Seiko Epson Corporation | Dispositif a semi-conducteur et procede de fabrication dudit dispositif |
US6297109B1 (en) | 1999-08-19 | 2001-10-02 | Chartered Semiconductor Manufacturing Ltd. | Method to form shallow junction transistors while eliminating shorts due to junction spiking |
US6288403B1 (en) | 1999-10-11 | 2001-09-11 | Axcelis Technologies, Inc. | Decaborane ionizer |
US6329704B1 (en) * | 1999-12-09 | 2001-12-11 | International Business Machines Corporation | Ultra-shallow junction dopant layer having a peak concentration within a dielectric layer |
US6333229B1 (en) * | 2000-03-13 | 2001-12-25 | International Business Machines Corporation | Method for manufacturing a field effect transitor (FET) having mis-aligned-gate structure |
US6368926B1 (en) | 2000-03-13 | 2002-04-09 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device with source/drain regions having a deep vertical junction |
JP3594550B2 (ja) | 2000-11-27 | 2004-12-02 | シャープ株式会社 | 半導体装置の製造方法 |
US6693051B2 (en) * | 2001-02-01 | 2004-02-17 | Lucent Technologies Inc. | Silicon oxide based gate dielectric layer |
CN100359652C (zh) | 2002-06-26 | 2008-01-02 | 山米奎普公司 | 一种制造一半导体器件的方法 |
JP4112544B2 (ja) | 2004-09-15 | 2008-07-02 | 日精樹脂工業株式会社 | 成形監視システム |
-
2003
- 2003-06-18 CN CNB038150255A patent/CN100359652C/zh not_active Expired - Fee Related
- 2003-06-18 KR KR1020067015937A patent/KR100768500B1/ko not_active IP Right Cessation
- 2003-06-18 WO PCT/US2003/019085 patent/WO2004003970A2/en active Application Filing
- 2003-06-18 US US10/519,700 patent/US7723233B2/en not_active Expired - Fee Related
- 2003-06-18 AU AU2003261078A patent/AU2003261078A1/en not_active Abandoned
- 2003-06-18 JP JP2004517659A patent/JP2005531158A/ja active Pending
- 2003-06-18 EP EP03761936A patent/EP1540720A4/en not_active Withdrawn
- 2003-06-18 CN CN2007101018002A patent/CN101055838B/zh not_active Expired - Fee Related
- 2003-06-18 KR KR1020047021195A patent/KR100683594B1/ko not_active IP Right Cessation
-
2009
- 2009-10-02 US US12/572,746 patent/US8236675B2/en not_active Expired - Fee Related
-
2010
- 2010-03-02 JP JP2010045361A patent/JP5437112B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
AU2003261078A8 (en) | 2004-01-19 |
CN101055838A (zh) | 2007-10-17 |
US20100022077A1 (en) | 2010-01-28 |
EP1540720A4 (en) | 2007-09-26 |
CN101055838B (zh) | 2011-12-14 |
JP2010161397A (ja) | 2010-07-22 |
KR100683594B1 (ko) | 2007-02-16 |
WO2004003970A3 (en) | 2004-06-03 |
CN1663034A (zh) | 2005-08-31 |
US8236675B2 (en) | 2012-08-07 |
KR100768500B1 (ko) | 2007-10-19 |
JP2005531158A (ja) | 2005-10-13 |
EP1540720A2 (en) | 2005-06-15 |
US7723233B2 (en) | 2010-05-25 |
CN100359652C (zh) | 2008-01-02 |
AU2003261078A1 (en) | 2004-01-19 |
WO2004003970A2 (en) | 2004-01-08 |
WO2004003970A9 (en) | 2004-07-15 |
KR20050008856A (ko) | 2005-01-21 |
KR20060095580A (ko) | 2006-08-31 |
US20060099812A1 (en) | 2006-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5437112B2 (ja) | 金属酸化物半導体デバイスのゲート電極を形成する方法及び金属酸化物半導体デバイスを形成する方法 | |
JP4597531B2 (ja) | チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法 | |
KR100615657B1 (ko) | 격자간 원자들을 생성하기 위한 준-비정질의 경사각 주입을 이용하여 강화된 횡방향 확산을 제공하는 채널 길이가 감소된 저농도로 도핑된 드레인 트랜지스터 | |
KR100954874B1 (ko) | 채널 영역에서 레트로그레이드 도펀트 프로필을 구비한반도체 디바이스 및 그 제조 방법 | |
US6849516B2 (en) | Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer | |
US6008099A (en) | Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion | |
WO1998048457A1 (en) | Method of making nmos and pmos devices with reduced masking steps | |
US20080200020A1 (en) | Semiconductor device and method of fabricating a semiconductor device | |
EP0459398B1 (en) | Manufacturing method of a channel in MOS semiconductor devices | |
KR101022854B1 (ko) | 도핑된 고유전 측벽 스페이서들을 구비한 전계 효과트랜지스터의 드레인/소스 확장 구조 | |
US6069046A (en) | Transistor fabrication employing implantation of dopant into junctions without subjecting sidewall surfaces of a gate conductor to ion bombardment | |
JP3529634B2 (ja) | デバイスの製造方法 | |
KR100508867B1 (ko) | p채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 | |
JP2001504998A (ja) | Ldd構造をもつmosトランジスタを有する半導体素子の製造方法 | |
JPH0434942A (ja) | 半導体装置の製造方法 | |
EP1808885A1 (en) | A semiconductor device and method of fabricating a semiconductor device | |
KR100929422B1 (ko) | 반도체소자의 제조방법 | |
JPS6074663A (ja) | 相補型半導体装置の製造方法 | |
KR100995332B1 (ko) | 반도체 소자의 제조 방법 | |
CN113451132A (zh) | 半导体结构的形成方法 | |
JP2002289838A (ja) | 半導体装置及びその製造方法 | |
KR20040054918A (ko) | 반도체 소자의 제조방법 | |
KR20030055686A (ko) | 반도체 소자의 금속 실리사이드막 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130212 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130312 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130513 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130809 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131211 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |