KR19980068092A - 반도체 소자 및 그 제조방법 - Google Patents

Abstract

정션의 길이를 조절하여 셀로우 정션을 만들기에 적당한 반도체 소자 및 그 제조방법에 관한 것으로 이와 같은 반도체 소자는 반도체 기판의 필드영역에 형성된 필드절연막과, 상기 반도체 기판에 게이트 절연막을 구비하여 형성된 게이트 전극과, 상기 게이트 전극 양측의 반도체 기판 소정영역 내에 형성된 절연막과, 상기 게이트 전극 양측의 반도체 기판의 절연막 상까지 형성된 소오스/드레이 영역을 포함하여 구성됨을 특징으로 한다.

Description

반도체 소자 및 그 제조방법

본 발명은 반도체 소자에 대한 것으로 특히 정션의 길이를 조절하기에 적당한 반도체 소자 및 그 제조방법에 관한 것이다.

첨부 도면을 참조하여 종래 반도체 소자의 제조방법을 설명하면 다음과 같다.

도 1a 내지 1c는 종래 반도체 소자의 제조방법을 나타낸 도면이다.

종래 반도체 소자는 도 1a에 도시한 바와 같이 반도체 기판(1)에 필드영역과 활성영역을 정의하고 필드영역에 필드절연막(2)을 형성한다. 다음에 활성영역의 소정영역에 P웰(3)을 형성하고 전면에 산화막과 폴리실리콘을 증착한 후 사진식각으로 산화막과 폴리실리콘을 선택적으로 식각하여 게이트 산화막(4)과 게이트 전극(5)을 형성한 후 게이트 전극(5) 양측 P웰(3)에 저농도 n형 불순물 이온을 주입한다.

도 1b에 도시한 바와 같이 게이트 전극(5) 양측의 P웰(3)에 저농도 불순물 영역(6)을 형성하고 산화막을 증착하여 에치백으로 게이트 전극(5) 측면에 측벽절연막(7)을 형성한다.

도 1c에 도시한 바와 같이 게이트 전극(5) 및 측벽절연막(7) 양측의 P웰(3)에 고농도 n형 불순물 이온을 주입하여 소오스/드레인 영역(8)을 형성한다.

상기와 같은 종래의 반도체 소자 및 그 제조방법은 다음과 같은 문제점이 있다.

첫째, 고집적 소자에 적용할 경우 정션이 깊어져서 기판으로 누설전류가 발생할 수 있고 또한 정션 캐패시턴스가 증가하여 소자의 전력의 소모량이 증가하고 소자의 초고속을 실현하기가 어렵다.

둘째, 고집적 소자에 적용할 경우 이온 주입공정으로는 셀로우 정션을 이루가 어렵다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 정션의 길이를 조절하여 셀로우 정션을 이루기에 적당한 반도체 소자 및 그 제조방법을 제공하는 데 그 목적이 있다.

도 1a 내지 1c는 종래 반도체 소자의 제조방법을 나타낸 도면

도 2는 본 발명 반도체 소자의 구조를 나타낸 도면

도 3a 내지 3f는 본 발명 반도체 소자의 제조방법을 나타낸 도면

*도면의 주요 부분에 대한 부호의 설명*

11: 반도체 기판12: P웰

13: 감광막14: 절연막

15: 질화막16: 트랜치

17: 필드절연막18: 게이트 산화막

19: 게이트 전극20: 저농도 불순물 영역

21: 측벽절연막22: 소오스/드레인 영역

상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자는 반도체 기판의 필드영역에 형성된 필드절연막과, 반도체 기판에 게이트 절연막을 구비하여 형성된 게이트 전극과, 상기 게이트 전극 양측의 반도체 기판 소정영역 내에 형성된 절연막과,상기 게이트 전극 양측의 반도체 기판의 절연막 상까지 형성된 소오스/드레인 영역을 포함하여 구성됨을 특징으로 한다.

이와 같은 구성을 갖는 본 발명 반도체 소자의 제조방법은 반도체 기판의 활성영역과 필드영역을 정의한 후 활성영역의 정션형성 부분의 반도체 기판내에 절연막을 형성하는 공정과, 상기 정션외부의 필드영역에 필드절연막을 형성하는 공정과. 상기 활성영역상의 절연막 사이에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 반도체 기판내에 소오스/드레인 영역을 형성하는 공정을 포함하여 형성됨을 특징으로 한다.

이하 첨부 도면을 참조하여 본 발명 반도체 소자 및 그 제조방법을 설명하면 다음과 같다.

본 발명 반도체 소자는 도 2에 도시한 바와 같이 반도체 기판(11)에 P웰(12)이 형성되어 있고, 상기 반도체 기판(11)의 P웰(12)에 활성영역을 구분하기 위하여 트랜치내에 필드절연막(17)이 형성되어있다.

그리고 상기 반도체 기판(11)의 P웰(12)상의 일영역에 게이트 전극(19)이 있고 상기 게이트 전극(19) 양측의 반도체 기판(11)의 P웰(12) 소정깊이 내에 절연막(14)이 형성되었다.

그리고 상기 게이트 전극(19) 양측의 P웰(12)에 저농도 불순물 영역(20)이 있고 상기 게이트 전극(19)양측면에 측벽절연막(21)이 형성되었으며, 상기 측벽절연막(21) 양측의 P웰(12)에 소오스/드레인 영역(22)이 형성되었다.

이때 소오스/드레인 영역(22)은 상기 절연막(14)까지만 형성되었다.

상기와 같은 구조를 갖는 본 발명 반도체 소자의 제조방법은 도 3a에 도시한 바와 같이 반도체 기판(11)의 소정영역에 P웰(12)을 형성한 후 반도체 기판(11)전면에 감광막(13)을 도포한다. 이후에 소정영역을 남기고 노광 및 현상공정으로 패터닝하여 정션형성영역을 정의한다. 그리고 패터닝된 감광막(13)을 마스크로 이용하여 드러난 반도체 기판(11) 내의 소정영역에 산소이온이나 질소이온을 주입한 후 열공정으로 활성화시켜서 절연막(14)을 형성한다. 이때 형성된 절연막(14)은 산화막이나 질화막으로 형성된다.

도 3b에 도시한 바와 같이 전면에 질화막(15)을 증착하고 필드영역을 정의하여 사진 시각공정으로 필드영역 형성부분의 질화막(15)을 선택적으로 제거한다. 그리고 제거된 질화막(15)을 마스크로 이용하여 반도체 기판(11)에 형성된 P웰(12) 부분을 이방성 식각하여 트랜치를 형성한다.

그리고 습식각으로 트랜치 측면에 위치한 절연막(14)의 일부와 P웰(12)을 제거한다. 이후에 정션의 깊이를 고려하여 산화공정을 실시한다.

도 3c에 도시한 바와 같이 화학기상 증착법이나 플라즈마 증착법(PVD:Plasma vapor deposition)을 이용하여 산화막을 도포한다. 이후에 트랜치(16)에 필드절연막(17)을 형성한다.

도 3d에 도시한 바와 같이 전면에 산화막과 폴리실리콘을 증착한 후 사진식각으로 식각하여 소정부분에 게이트 산화막(18)과 게이트 전극(19)을 형성한다. 이후에 게이트 전극(19) 양측의 P웰(12)에 저농도 n형 불순물 이온을 주입한다.

도 3e에 도시한 바와 같이 게이트 전극(19) 양측의 P웰(12)에 저농도 불순물 영역(20)을 형성하고 반도체 기판(11)에 산화막을 증착한 후 이방성 식각하여 게이트 전극(19) 양측에 측벽절연막(21)을 형성한다. 이때 저농도 불순물 영역(20)은 상기 P웰(12)내의 절연막(14)까지만 형성될 수 있다.

도 3f에 도시한 바와 같이 게이트 전극(19)과 측벽절연막(21) 양측의 P웰(12)에 고농도 n형 불순물 이온을 주입하여 소오스/드레인 영역(22)을 형성한다.

상기와 같은 본 발명 반도체 소자 및 그 제조방법은 다음과 같은 효과가 있다.

첫째, 정션 아래에 절연막을 형성하므로써 정션부의 소오스/드레인 영역과 P웰의 접촉면적을 줄이므로써 기판으로 누설되는 전류를 감소시킬 수 있고 또한 정션 캐패시턴스를 줄여 소자동작시 전력소모를 줄일 수 있다.

둘째, 정션 아래의 절연막으로 정션의 깊이를 조절할 수 있다. 이에따라서 소오스/드레인 영역을 형성할 때 정션의 깊이를 줄여줄 수 있다.

Claims (6)

1. 반도체 기판의 필드영역에 형성된 필드절연막과,

   반도체 기판에 게이트 절연막을 구비하여 형성된 게이트 전극과,

   상기 게이트 전극 양측의 반도체 기판 소정영역 내에 형성된 절연막과,

   상기 게이트 전극 양측의 반도체 기판의 절연막 상까지 형성된 소오스/드레이 영역을 포함하여 구성됨을 특징으로 하는 반도체 소자.
2. 제 1 항에 있어서, 상기 필드절연막은 반도체 기판 내의 트랜치에 형성되는 것을 포함하여 구성됨을 특징으로 하는 반도체 소자.
3. 제 1 항에 있어서, 상기 소오스/드레인 영역은 LDD 구조로 형성되는 것을 특징으로 하는 반도체 소자.
4. 반도체 기판의 활성영역과 필드영역을 정의한 후 활성영역의 정션형성 부분의 반도체 기판내에 절연막을 형성하는 공정과,

   상기 정션외부의 필드영역에 필드절연막을 형성하는 공정과.

   상기 활성영역상의 절연막 사이에 게이트 전극을 형성하는 공정과,

   상기 게이트 전극 양측의 반도체 기판내에 소오스/드레인 영역을 형성하는 공정을 포함하여 형성됨을 특징으로 하는 반도체 소자의 제조방법.
5. 제 4 항에 있어서, 상기 필드절연막은 트랜치를 형성하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
6. 제 4 항에 있어서, 상기 절연막은 산화막이나 질화막을 이온주입하여 형성함을 특징으로 하는 반도체 소자의 제조방법.