KR960019741A - 에스램(sram) 셀 및 그 제조방법 - Google Patents

에스램(sram) 셀 및 그 제조방법 Download PDF

Info

Publication number
KR960019741A
KR960019741A KR1019940031604A KR19940031604A KR960019741A KR 960019741 A KR960019741 A KR 960019741A KR 1019940031604 A KR1019940031604 A KR 1019940031604A KR 19940031604 A KR19940031604 A KR 19940031604A KR 960019741 A KR960019741 A KR 960019741A
Authority
KR
South Korea
Prior art keywords
gate
access transistor
transistor
forming
thickness
Prior art date
Application number
KR1019940031604A
Other languages
English (en)
Inventor
성진모
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940031604A priority Critical patent/KR960019741A/ko
Publication of KR960019741A publication Critical patent/KR960019741A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Abstract

본 발명은 상기 액세스 트랜지스터의 전류에 대한 드라이브 트랜지스터의 전류비가 크도록 하기 위하여 상기 액세스 트랜지스터를 이루는 게이트 및 채널영역 사이의 게이트 산화막 두께는 상기 드라이브 트랜지스터를 이루는 게이트 및 채널영역 사이의 게이트 산화막 두께보다 소정두께 만큼 더 두껍게 형성된 것을 특징으로 하는 SRAM셀 및 그 제조방법에 관한 것으로, 액센스 트랜지스터의 전류를 감소시켜 액세스 트랜지스터 전류에 대한 드라이버 트랜지스터 전류비를 증가시킴으로써, 즉 셀 비율은 증가시킴으로써 셀의 안정도를 향상시키는 효과가 있다.

Description

에스램(SRAM) 셀 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1D도는 본 발명의 일실시예에 따른 SRAM 셀 제조 공정도.

Claims (5)

  1. 액세스 트랜지스터 및 드라이브 트랜지스터를 구비하는 SRAM셀에 있어서, 상기 액세스 트랜지스터의 전류에 대한 드라이브 트랜지스터의 전류비가 크도록 하기 위하여 상기 액세스 트랜지스터를 이루는 게이트 및 채널영역 사이의 게이트 신화막 두께는 상기 드라이브 트랜지스터를 이루는 게이트 및 채널영역 사이의 게이트 산화막 두께보다 소정두께 만큼 더 두껍게 형성된 것을 특징으로 하는 SRAM 셀.
  2. 액세스 트랜지스터 및 드라이브 트랜지스터를 구비하는 SRAM 셀 제조 방법에 있어서, 상기 액세스 트랜지스터의 전류에 대한 드라이브 트랜지스터의 전류비가 크도록 하기 위하여 상기 액세스 트랜지스터를 이루는 게이트 및 채널영역 사이의 게이트 산화막 두께를 상기 드라이브 트랜지스터를 이루는 게이트 및 채널영역 사이의 게이트 산화막 두께보다 소정두께 만큼 더 두껍게 형성하는 것을 특징으로 하는 SRAM 셀 제조방법.
  3. 제2항에 있어서, 상기 액세스 트랜지스터의 게이트 산화막을 드라이브 트랜지스터의 게이트산화막 보다 더 두껍게 형성하는 방법은 액세스 트랜지스터가 형성될 부위의 반도체 기판상에 제1산화막 패턴을 형성하는 단계, 전체구조 상부에 제2산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 SRAM 셀 제조 방법.
  4. 제3항에 있어서, 상기 제1산화막 패턴을 형성하는 단계는 반도체 기판을 산화시켜 제1산화막을 형성하는 단계, 제1산화막 상에 마스크물질막을 형성하는 단계, 사진식각공정을 통해 액세스 트랜지스터가 형성될 부위에 마스크 물질막 패턴을 형성하는 단계, 상기 마스크물질막 패턴을 식각장벽으로 제1산화막 패턴을 형성하는 단계, 상기 마스크물질막 패턴을 제거하는 단계를 구비하는 것을 특징으로 하는 SRAM 셀 제조 방법.
  5. 제4항에 있어서, 상기 마스크물질막은 질화막인 것을 특징으로 하는 SRAM 셀 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940031604A 1994-11-28 1994-11-28 에스램(sram) 셀 및 그 제조방법 KR960019741A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940031604A KR960019741A (ko) 1994-11-28 1994-11-28 에스램(sram) 셀 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940031604A KR960019741A (ko) 1994-11-28 1994-11-28 에스램(sram) 셀 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR960019741A true KR960019741A (ko) 1996-06-17

Family

ID=66648915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031604A KR960019741A (ko) 1994-11-28 1994-11-28 에스램(sram) 셀 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR960019741A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460578B1 (ko) * 2000-06-29 2004-12-08 엔이씨 일렉트로닉스 가부시키가이샤 로드없는 4-트랜지스터 메모리셀

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460578B1 (ko) * 2000-06-29 2004-12-08 엔이씨 일렉트로닉스 가부시키가이샤 로드없는 4-트랜지스터 메모리셀

Similar Documents

Publication Publication Date Title
KR960006013A (ko) 반도체 소자 및 그의 제조방법
KR970052527A (ko) Mos구조용 게이트 전극 제조 방법
KR960009075A (ko) 박막트랜지스터 및 그 제조방법
KR960019741A (ko) 에스램(sram) 셀 및 그 제조방법
KR950024300A (ko) 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법
KR960035905A (ko) 드레인 오프셋 구조의 박막 트랜지스터 제조 방법
KR19980019855A (ko) 스태틱 랜덤 억세스 메모리 셀 및 그 제조방법
KR970030507A (ko) 모스 전계 효과 트랜지스터의 제조방법
KR960002864A (ko) 스택틱 램 셀 제조 방법
KR970024175A (ko) 반도체장치 및 그 제조방법
KR940022892A (ko) 박막 트랜지스터 제조방법
KR950026011A (ko) 스태틱램(sram)셀 제조 방법
KR970053102A (ko) 모스전계효과 트랜지스터의 제조방법
KR970030497A (ko) 모스 전계효과 트랜지스터의 제조방법
KR960019603A (ko) 박막 트랜지스터의 제조방법
KR970030901A (ko) 박막트랜지스터 제조방법
KR970054189A (ko) 반도체장치 제조방법
KR960005885A (ko) 박막트랜지스터 및 그 제조방법
KR970018246A (ko) 반도체 메모리 셀의 제조방법
KR960006078A (ko) 박막트랜지스터 제조 방법
KR960043203A (ko) 반도체장치의 제조방법
KR970054257A (ko) 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법
KR970004017A (ko) 스태틱 랜덤 억세스 메모리소자 및 그 제조방법
KR960036142A (ko) 박막트랜지스터 구조 및 제조방법
KR960006077A (ko) 박막트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application