JP6875634B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置及びその製造方法等に関する。

半導体装置の放熱性の向上には、ヒートスプレッダ又はヒートシンクに熱伝導率の高いダイヤモンドを用いることが有効である。そして、表面活性化接合法により、半導体装置の半導体基板とダイヤモンドとを接合する方法が提案されている。表面活性化接合法では、両接合面の平坦化を行い、希ガスビームの照射により両接合面を活性化し、接合面同士を重ね合せる。平坦化を行っても両接合面には微細な凹凸が生じるが、対象物が僅かに変形して両接合面が密着する。

しかしながら、ダイヤモンドの剛性が極めて高いため、ダイヤモンドは変形せず、半導体基板とダイヤモンドとの間に多くの空隙が生じてしまう。このような空隙は接合強度の低下及び界面熱抵抗の増加につながり、放熱性の低下を引き起こす。

特許第４６５４３８９号公報 特開昭６３−２７７５９３号公報 特公平６−６５２１０号公報

本発明の目的は、優れた放熱性を得ることができる半導体装置及びその製造方法を提供することにある。

半導体装置の一態様には、半導体チップと、前記半導体チップに接し、前記半導体チップで発生した熱を伝達する伝熱体と、が含まれる。前記伝熱体には、ダイヤモンドの結晶領域と、前記結晶領域と前記半導体チップとの間の非晶質炭素領域と、が含まれる。前記非晶質炭素領域の前記半導体チップ側の表面における密度は、前記結晶領域との界面における密度より低く、前記非晶質炭素領域は１０ｎｍ以下の厚さを有する。

半導体装置の製造方法では、半導体チップの一表面及びダイヤモンドの一表面を研磨し、前記ダイヤモンドの一表面に非晶質炭素領域を形成し、前記非晶質炭素領域及び結晶領域を備えた伝熱体を形成し、真空中で、前記半導体チップの研磨された一表面及び前記伝熱体の前記非晶質炭素領域が形成された一表面に希ガスを照射して前記一表面の両方を活性化させ、真空中で、前記活性化した前記半導体チップの一表面及び前記伝熱体の一表面を互いに密着させて、前記半導体チップ及び前記伝熱体を互いに接合する。前記非晶質炭素領域の前記半導体チップ側の表面における密度は、前記結晶領域との界面における密度より低い。

上記の半導体装置等によれば、伝熱体に適切な結晶領域及び非晶質炭素領域が含まれるため、優れた放熱性を得ることができる。

第１の実施形態に係る半導体装置を示す図である。 半導体チップの準備方法を工程順に示す断面図である。 第２の実施形態における伝熱体の準備方法を工程順に示す断面図である。 第２の実施形態に係る製造方法を工程順に示す断面図である。 第３の実施形態における伝熱体の準備方法を工程順に示す断面図である。 第４の実施形態に係る半導体装置を示す図である。 非晶質炭素領域の密度の分布の例を示す図である。

以下、実施形態について添付の図面を参照しながら具体的に説明する。

（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る半導体装置を示す図である。

第１の実施形態に係る半導体装置１００には、図１（ａ）に示すように、半導体チップ１１０と、半導体チップ１１０に接し、半導体チップ１１０で発生した熱を伝達する伝熱体１２０と、が含まれる。半導体チップ１１０には、半導体基板１１１と、半導体基板１１１の表面に形成された素子領域１１２が含まれる。半導体基板１１１は、例えばＳｉ基板、ＳｉＣ基板、ＧａＮ基板、サファイア基板、ＧａＡｓ基板、ＩｎＰ基板又はＧｅ基板である。素子領域１１２には、高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）、ＭＯＳトランジスタ、容量素子、配線等が含まれる。伝熱体１２０には、ダイヤモンドの結晶領域１２１と、結晶領域１２１と半導体チップ１１０との間の非晶質炭素領域１２２と、が含まれる。非晶質炭素領域１２２の密度は、結晶領域１２１側の面で半導体チップ１１０側の面よりも高い。例えば、図１（ｂ）に示すように、非晶質炭素領域１２２の密度は、結晶領域１２１との界面で結晶領域１２１の密度と等しく、半導体チップ１１０側の表面に向かって減少している。すなわち、非晶質炭素領域１２２の半導体チップ１１０側の表面における密度は、結晶領域１２１との界面における密度より低い。

半導体装置１００では、伝熱体１２０の表面に非晶質炭素領域１２２が含まれる。また、非晶質炭素領域１２２の半導体チップ１１０側の表面における密度が結晶領域１２１との界面における密度より低い。非晶質炭素の剛性はダイヤモンドの剛性よりも低く、非晶質炭素領域１２２の半導体チップ１１０側の表面における密度が低いため、非晶質炭素領域１２２が変形しやすい。従って、半導体チップ１１０と非晶質炭素領域１２２との間の空隙は極めて少なく、これらの間の接合強度は高く、界面熱抵抗は低い。更に、非晶質炭素領域１２２の結晶領域１２１との界面における密度が高いため、非晶質炭素領域１２２と結晶領域１２１との間の界面熱抵抗も低い。このため、半導体装置１００によれば、優れた放熱性が得られる。

結晶領域１２１はダイヤモンドの単結晶からなることが好ましい。より優れた放熱性を得るためである。結晶領域１２１の厚さは、３００μｍ以上であることが好ましい。より優れた放熱性を得るためである。非晶質炭素領域１２２の密度は結晶領域１２１との界面において３．０ｇ／ｃｍ³以上３．５２ｇ／ｃｍ³以下であることが好ましい。ダイヤモンドの密度（３．５２ｇ／ｃｍ³）との相違が小さく、結晶領域１２１と非晶質炭素領域１２２との間の界面熱抵抗が特に小さいからである。非晶質炭素領域１２２の密度は半導体チップ１１０側の表面で２．５ｇ／ｃｍ³以下であることが好ましい。接合の際に非晶質炭素領域１２２がより変形しやすいためである。非晶質炭素領域１２２の厚さは１０ｎｍ以下であることが好ましい。非晶質炭素領域１２２の厚さが１０ｎｍ超であると、放熱性が低下することがあるからである。

（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、第１の実施形態に係る半導体装置１００の製造方法の一例に関する。第２の実施形態では、半導体チップ１１０及び伝熱体１２０を個別に準備し、これらを接合する。図２は、半導体チップ１１０の準備方法を工程順に示す断面図であり、図３は、伝熱体１２０の準備方法を工程順に示す断面図であり、図４は、第２の実施形態に係る製造方法を工程順に示す断面図である。

半導体チップ１１０の準備方法では、先ず、図２（ａ）に示すように、半導体基板１１１の表面に素子領域１１２が形成された半導体チップ１１０の裏面（一表面）１１６を研磨する。研磨後の表面粗さＲａは、原子間力顕微鏡（atomic force microscope：ＡＦＭ）で測定して１ｎｍ以下であることが好ましい。研磨により、図２（ｂ）に示すように、半導体基板１１１が薄くなる。

伝熱体１２０の準備方法では、先ず、図３（ａ）に示すように、板状又は膜状のダイヤモンド１２３の一表面１２６を研磨する。表面１２６の面方位はミラー指数で（１００）であることが好ましい。研磨を容易に行い、より優れた熱伝導性を得るためである。ダイヤモンド１２３としては、例えば高圧合成ダイヤモンド、化学気相成長（chemical vapor deposition：ＣＶＤ）ダイヤモンド又は天然ダイヤモンドを用いることができる。研磨後の表面粗さＲａは、ＡＦＭで測定して１ｎｍ以下であることが好ましい。研磨により、図３（ｂ）に示すように、ダイヤモンド１２３が薄くなる。次いで、図３（ｂ）に示すように、表面１２６を非晶質化させる。すなわち、表面１２６を改質する。表面１２６の非晶質化では、例えば希ガスのイオンを表面１２６に照射し、表面１２６に近い領域ほど、密度が低くなるようにする。希ガスとしては、例えばＡｒガス又はＸｅガスを用いることができる。非晶質化により、図３（ｃ）に示すように、ダイヤモンド１２３の表層部に非晶質炭素領域１２２が形成され、非晶質化されていない結晶領域１２１及び非晶質炭素領域１２２を含む伝熱体１２０が得られる。非晶質化の際に、イオンに代えて高速原子ビーム（fast atomic beam）を照射してもよい。

半導体チップ１１０及び伝熱体１２０を個別に準備した後、図４（ａ）に示すように、半導体チップ１１０及び伝熱体１２０をチャンバ１３０に入れ、チャンバ１３０内を真空にする。チャンバ１３０内の圧力は、例えば５×１０^-6Ｐａ以下とする。そして、半導体チップ１１０の裏面（一表面）１１６及び伝熱体１２０の表面１２６に希ガスビーム１３１を照射する。この結果、裏面１１６及び表面１２６の汚染物及び酸化物が除去され、裏面１１６及び表面１２６にダングリングボンドが生成し、裏面１１６及び表面１２６が活性化する。希ガスビーム１３１としては、例えばＡｒガスビームを用いる。次いで、図４（ｂ）に示すように、活性化した裏面１１６及び表面１２６を互いに重ね合わせる。この結果、裏面１１６及び表面１２６が互いに密着し、半導体チップ１１０及び伝熱体１２０が互いに接合される。裏面１１６及び表面１２６を互いに重ね合わせたまま加圧してもよい。

このようにして第１の実施形態に係る半導体装置１００を製造することができる。

表面１２６の非晶質化（図３（ｂ））をチャンバ１３０内で行い、伝熱体１２０をチャンバ１３０から取り出さずに、半導体チップ１１０をチャンバ１３０内に入れ、表面活性化接合（surface activating bonding：ＳＡＢ）を行ってもよい。

（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、第１の実施形態に係る半導体装置１００の製造方法の他の一例に関する。第３の実施形態は、伝熱体１２０の準備方法の点で第２の実施形態と相違する。図５は、伝熱体１２０の準備方法を工程順に示す断面図である。

第３の実施形態では、伝熱体１２０を準備する際に、先ず、図５（ａ）に示すように、第２の実施形態と同様に、ダイヤモンド１２３の一表面１２６を研磨する。次いで、図５（ｂ）に示すように、表面１２６上にダイヤモンドライクカーボン（diamond-like carbon：ＤＬＣ）等の非晶質炭素膜を形成する。非晶質炭素膜は、例えば炭化水素を原料に用いたＣＶＤ法により形成することができる。炭化水素としては、例えばアセチレン、メタン又はベンゼンを用いることができる。非晶質炭素膜の形成では、例えば基板バイアスを調整して、表面１２６に近い領域ほど、密度が低くなるようにする。より具体的には、非晶質炭素膜を成長させながら、表面１２６とは反対側の表面に印加するバイアスを徐々に低下させる。基板バイアスが大きいほど高密度の膜が形成されるため、このような制御により、表面１２６に近い領域ほど、密度が低い非晶質炭素膜が得られる。非晶質炭素膜の形成により、図５（ｃ）に示すように、ダイヤモンド１２３の表層部に非晶質炭素領域１２２が形成され、非晶質化されていない結晶領域１２１及び非晶質炭素領域１２２を含む伝熱体１２０が得られる。

半導体チップ１１０の準備方法及び接合方法は第２の実施形態と同様である。

第３の実施形態によっても、第１の実施形態に係る半導体装置１００を製造することができる。

（第４の実施形態）
次に、第４の実施形態について説明する。図６は、第４の実施形態に係る半導体装置を示す図である。

第４の実施形態に係る半導体装置４００では、図６に示すように、半導体チップ１１０の半導体基板１１１の裏面に膜１１３が形成されている。膜１１３は、例えばチタン膜又はチタン酸化膜であり、膜１１３の厚さは、例えば１ｎｍ〜１０ｎｍである。そして、非晶質炭素領域１２２が膜１１３に接している。他の構成は第１の実施形態と同様である。

半導体装置４００によっても、半導体装置１００と同様に、優れた放熱性が得られる。また、膜１１３の材料及び厚さにもよるが、半導体チップ１１０と非晶質炭素領域１２２との間により優れた密着性が得られることもある。

膜１１３は裏面１１６の研磨後に形成することが好ましく、膜１１３の形成後にも研磨を行うことがより好ましい。

伝熱体１２０はヒートスプレッダに好適である。伝熱体１２０がヒートスプレッダとして用いられる場合、例えば、伝熱体１２０の結晶領域１２１にヒートシンクが取り付けられたり、Ｃｕ、ＣｕＭｏ又はＣｕＷからなるパッケージ基板が接着されたりする。

非晶質炭素領域１２２の密度は、図７（ａ）に示すように、結晶領域１２１との界面において結晶領域１２１の密度より低くてもよい。図７（ｂ）に示すように、非晶質炭素領域１２２内で密度が断続的に変化していてもよい。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
半導体チップと、
前記半導体チップに接し、前記半導体チップで発生した熱を伝達する伝熱体と、
を有し、
前記伝熱体は、
ダイヤモンドの結晶領域と、
前記結晶領域と前記半導体チップとの間の非晶質炭素領域と、
を有し、
前記非晶質炭素領域の前記半導体チップ側の表面における密度は、前記結晶領域との界面における密度より低いことを特徴とする半導体装置。

（付記２）
前記半導体チップは高電子移動度トランジスタを含むことを特徴とする付記１に記載の半導体装置。

（付記３）
前記半導体チップは、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板、サファイア基板、ＧａＡｓ基板、ＩｎＰ基板又はＧｅ基板を含むことを特徴とする付記１又は２に記載の半導体装置。

（付記４）
前記非晶質炭素領域の前記半導体チップ側の表面における密度は２．５ｇ／ｃｍ³以下であることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。

（付記５）
前記非晶質炭素領域の前記結晶領域との界面における密度は３．０ｇ／ｃｍ³以上３．５２ｇ／ｃｍ³以下であることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置。

（付記６）
半導体チップの一表面及びダイヤモンドの一表面を研磨する工程と、
前記ダイヤモンドの一表面に非晶質炭素領域を形成し、前記非晶質炭素領域及び結晶領域を備えた伝熱体を形成する工程と、
真空中で、前記半導体チップの研磨された一表面及び前記伝熱体の前記非晶質炭素領域が形成された一表面に希ガスを照射して前記一表面の両方を活性化させる工程と、
真空中で、前記活性化した前記半導体チップの一表面及び前記伝熱体の一表面を互いに密着させて、前記半導体チップ及び前記伝熱体を互いに接合する工程と、
を有し、
前記非晶質炭素領域の前記半導体チップ側の表面における密度は、前記結晶領域との界面における密度より低いことを特徴とする半導体装置の製造方法。

（付記７）
前記半導体チップの一表面及び前記ダイヤモンドの一表面の表面粗さＲａを前記研磨により１ｎｍ以下とすることを特徴とする付記６に記載の半導体装置の製造方法。

（付記８）
前記ダイヤモンドの一表面に非晶質炭素領域を形成する工程は、当該一表面を改質する工程を有することを特徴とする付記６又は７に記載の半導体装置の製造方法。

（付記９）
当該一表面を改質する工程は、真空中で、当該一表面に希ガスを照射する工程を有することを特徴とする付記８に記載の半導体装置の製造方法。

（付記１０）
前記ダイヤモンドの一表面に非晶質炭素領域を形成する工程は、化学気相成長法により当該一表面に非晶質炭素膜を形成する工程を有することを特徴とする付記６又は７に記載の半導体装置の製造方法。

（付記１１）
前記半導体チップは高電子移動度トランジスタを含むことを特徴とする付記６乃至１０のいずれか１項に記載の半導体装置の製造方法。

（付記１２）
前記半導体チップは、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板、サファイア基板、ＧａＡｓ基板、ＩｎＰ基板又はＧｅ基板を含むことを特徴とする付記６乃至１１のいずれか１項に記載の半導体装置の製造方法。

（付記１３）
前記非晶質炭素領域の前記半導体チップ側の表面における密度は２．５ｇ／ｃｍ³以下であることを特徴とする付記６乃至１２のいずれか１項に記載の半導体装置の製造方法。

（付記１４）
前記非晶質炭素領域の前記結晶領域との界面における密度は３．０ｇ／ｃｍ³以上３．５２ｇ／ｃｍ³以下であることを特徴とする付記６乃至１３のいずれか１項に記載の半導体装置の製造方法。

１００、４００：半導体装置
１１０：半導体チップ
１１１：半導体基板
１１２：素子領域
１１３：膜
１２０：伝熱体
１２１：結晶領域
１２２：非晶質炭素領域
１２３：ダイヤモンド
１３０：チャンバ
１３１：希ガスビーム

Claims (9)

1. 半導体チップと、
   前記半導体チップに接し、前記半導体チップで発生した熱を伝達する伝熱体と、
   を有し、
   前記伝熱体は、
   ダイヤモンドの結晶領域と、
   前記結晶領域と前記半導体チップとの間の非晶質炭素領域と、
   を有し、
   前記非晶質炭素領域の前記半導体チップ側の表面における密度は、前記結晶領域との界面における密度より低く、
   前記非晶質炭素領域は１０ｎｍ以下の厚さを有することを特徴とする半導体装置。
2. 前記非晶質炭素領域と前記半導体チップとの間のチタン又はチタン酸化物からなる膜を更に有することを特徴とする請求項１に記載の半導体装置。
3. 前記半導体チップは高電子移動度トランジスタを含むことを特徴とする請求項１又は２に記載の半導体装置。
4. 半導体チップの一表面及びダイヤモンドの一表面を研磨する工程と、
   前記ダイヤモンドの一表面に非晶質炭素領域を形成し、前記非晶質炭素領域及び結晶領域を備えた伝熱体を形成する工程と、
   真空中で、前記半導体チップの研磨された一表面及び前記伝熱体の前記非晶質炭素領域が形成された一表面に希ガスを照射して前記一表面の両方を活性化させる工程と、
   真空中で、前記活性化した前記半導体チップの一表面及び前記伝熱体の一表面を互いに密着させて、前記半導体チップ及び前記伝熱体を互いに接合する工程と、
   を有し、
   前記非晶質炭素領域の前記半導体チップ側の表面における密度は、前記結晶領域との界面における密度より低いことを特徴とする半導体装置の製造方法。
5. 前記半導体チップの一表面及び前記ダイヤモンドの一表面の表面粗さＲａを前記研磨により１ｎｍ以下とすることを特徴とする請求項４に記載の半導体装置の製造方法。
6. 前記ダイヤモンドの一表面に非晶質炭素領域を形成する工程は、当該一表面を改質する工程を有することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
7. 当該一表面を改質する工程は、真空中で、当該一表面に希ガスを照射する工程を有することを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記ダイヤモンドの一表面に非晶質炭素領域を形成する工程は、化学気相成長法により当該一表面に非晶質炭素膜を形成する工程を有することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
9. 前記半導体チップは高電子移動度トランジスタを含むことを特徴とする請求項４乃至８のいずれか１項に記載の半導体装置の製造方法。

Images