JP6772711B2 - 半導体積層構造体および半導体デバイス - Google Patents

半導体積層構造体および半導体デバイス Download PDF

Info

Publication number
JP6772711B2
JP6772711B2 JP2016182806A JP2016182806A JP6772711B2 JP 6772711 B2 JP6772711 B2 JP 6772711B2 JP 2016182806 A JP2016182806 A JP 2016182806A JP 2016182806 A JP2016182806 A JP 2016182806A JP 6772711 B2 JP6772711 B2 JP 6772711B2
Authority
JP
Japan
Prior art keywords
polycrystalline diamond
semiconductor
diamond substrate
main surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016182806A
Other languages
English (en)
Other versions
JP2018049868A (ja
Inventor
拓司 岡久
拓司 岡久
西林 良樹
良樹 西林
夏生 辰巳
夏生 辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016182806A priority Critical patent/JP6772711B2/ja
Publication of JP2018049868A publication Critical patent/JP2018049868A/ja
Application granted granted Critical
Publication of JP6772711B2 publication Critical patent/JP6772711B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体積層構造体および半導体デバイスに関する。
近年、半導体デバイスの高出力化、高速化、高集積化に伴い、作動時に半導体デバイスで発生する熱を効率よく放熱するための熱伝導率が高いヒートシンク(放熱基板)が要望されている。かかるヒートシンクとしては、現在汎用されているケイ素基板(熱伝導率が150W・m-1・K-1程度)、窒化ケイ素基板(熱伝導率が450W・m-1・K-1程度)などに比べて、熱伝導率が500〜2000W・m-1・K-1程度に高いダイヤモンド基板が注目されている。
米国特許出願公開第2006/0266280号明細書(特許文献1)は、ワイドギャップ半導体デバイスを含む層構造層と、層構造層下の核形成層と、核形成層下に成長された合成ダイヤモンド層とを含む半導体装置を開示する。
米国特許出願公開第2013/0183798号明細書(特許文献2)は、ワイドギャップ半導体層を含む層構造層を形成する工程と、その上に核形成層を形成する工程と、その上に合成ダイヤモンド層を形成する工程と、その上にワイドギャップ層を形成する工程と、を含む半導体デバイスの製造方法を開示する。
特開2007−189171号公報(特許文献3)は、半導体デバイスに接合されているダイヤモンドヒートスプレッダと、ダイヤモンドヒートスプレッダの半導体デバイスの接合面とは反対側の面に接合されている金属製熱伝導体により構成される半導体デバイスの放熱部を開示する。
米国特許出願公開第2006/0266280号明細書 米国特許出願公開第2013/0183798号明細書 特開2007−189171号公報
米国特許出願公開第2006/0266280号明細書(特許文献1)に開示される半導体デバイスは、ワイドギャップ半導体層を含む層構造層に核形成層を介在させて成長された合成ダイヤモンド層を含むことから、合成ダイヤモンド層の品質を高めることが困難なため、合成ダイヤモンド層の熱伝導率を高めることが困難であるという問題点があった。
米国特許出願公開第2013/0183798号明細書(特許文献2)に開示される半導体デバイスの製造方法は、ワイドギャップ半導体層を含む層構造層を形成する工程と、その上に核形成層を形成する工程と、その上に合成ダイヤモンド層を形成する工程と、その上にワイドギャップ層を形成する工程と、を含むことから、合成ダイヤモンド層の品質を高めることが困難なため、合成ダイヤモンド層の熱伝導率を高めることが困難であるという問題点があった。
特開2007−189171号公報(特許文献3)に開示される半導体デバイスの放熱部であるダイヤモンドヒートスプレッダは、半導体デバイスに接合されていることから、ダイヤモンドヒートスプレッダとして、高価な単結晶ダイヤモンドを用いるとコストが著しく高くなるという問題があり、多結晶ダイヤモンドを用いると反りが大きくなり、多結晶ダイヤモンドと半導体デバイスとの接合が困難となり良好な放熱特性が得られないという問題があった。
そこで、多結晶ダイヤモンド基板と半導体層とが好適に接合され放熱特性が高い半導体積層構造体およびそれを含む半導体デバイスを提供することを目的とする。
本発明のある態様にかかる半導体積層構造体は、第1主面および第2主面を有する多結晶ダイヤモンド基板と、多結晶ダイヤモンド基板の第1主面側に配置された少なくとも1層の半導体層と、を含み、多結晶ダイヤモンド基板の第1主面と第2主面との平均結晶粒径の大小比が10以下である。
本発明の別の態様にかかる半導体デバイスは、上記態様の半導体積層構造体を含む。
上記によれば、多結晶ダイヤモンド基板と半導体層とが好適に接合され放熱特性が高い半導体積層構造体およびそれを含む半導体デバイスを提供することができる。
本発明のある態様にかかる半導体積層構造体のある例を示す概略断面図である。 本発明のある態様にかかる半導体積層構造体の別の例を示す概略断面図である。 下地基板上に成長させた多結晶ダイヤモンド基板のある例を示す概略断面図である。 多結晶ダイヤモンド基板の第1主面と第2主面との平均結晶粒径の大小比と反りとの関係を示す概略断面図である。ここで、(A)は大小比が大きい場合を示し、(B)は大小比が小さい場合を示す。 本発明のある態様にかかる半導体積層構造体を製造する工程のある例を示す概略断面図である。 本発明のある態様にかかる半導体積層構造体を製造する工程の別の例を示す概略断面図である。 本発明の別の態様にかかる半導体デバイスのある例を示す概略断面図である。 本発明の別の態様にかかる半導体デバイスの別の例を示す概略断面図である。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
本発明のある実施形態にかかる半導体積層構造体は、第1主面および第2主面を有する多結晶ダイヤモンド基板と、多結晶ダイヤモンド基板の第1主面側に配置された少なくとも1層の半導体層と、を含み、多結晶ダイヤモンド基板の第1主面と第2主面との平均結晶粒径の大小比が10以下である。本実施形態にかかる半導体積層構造体は、多結晶ダイヤモンド基板の第1主面と第2主面との平均結晶粒径の大小比が10以下であることから、多結晶ダイヤモンド基板の反りが小さく、多結晶ダイヤモンド基板と半導体層とが好適に接合されているため、高い放熱特性を有する。
本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板は、その結晶粒子の形状を柱状とし、結合材および触媒を含まず、その真密度に対する嵩密度の百分率である相対密度を98%以上とすることができる。かかる半導体積層構造体は、その結晶粒子が緻密に配置されているため、熱伝導率が500W・m-1・K-1以上2000W・m-1・K-1以下程度まで高くなり、放熱特性が高い。
本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板の第1主面および第2主面の平均結晶粒径を、いずれも5μm以上とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板の第1主面および第2主面の平均結晶粒径がいずれも5μm以上であることから、多結晶ダイヤモンド基板の第1主面と第2主面との平均結晶粒径の大小比を10以下に小さくしやすいため、多結晶ダイヤモンド基板と半導体層との接合が好適である。
本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板の第2主面の曲率半径を5m以上とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板の第2主面の曲率半径を5m以上であることから、多結晶ダイヤモンド基板の反りが小さいため、多結晶ダイヤモンド基板と半導体層との接合が好適である。
本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板の熱伝導率を500W・m-1・K-1以上とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板の熱伝導率が500W・m-1・K-1以上であることから、放熱特性が高い。
本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板の第1主面および第2主面の直径を50.8mm以上203.2mm以下とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板の第1主面および第2主面の直径を50.8mm以上203.2mm以下と大きいことから、大型の半導体積層構造体およびこれを含む大型の半導体デバイスが安価に得られる。
本実施形態にかかる半導体積層構造体において、多結晶ダイヤモンド基板の厚さを50μm以上1000μm以下とし、半導体層の厚さを2μm以下とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板の厚さが50μm以上1000μm以下と大きいことから、放熱特性が高く、また、機械的強度も高い。また、かかる半導体積層構造体は、半導体層の厚さが2μm以下と小さいことから、放熱性を高めることができる。
本実施形態にかかる半導体積層構造体は、多結晶ダイヤモンド基板と半導体層との間に配置される中間層をさらに含むことができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板と半導体層との間に配置される中間層をさらに含むことから、多結晶ダイヤモンド基板と半導体層との接合が好適である。
本実施形態にかかる半導体積層構造体において、上記中間層は、ケイ素、酸化ケイ素、酸化アルミニウム、炭化ケイ素、炭化チタン、窒化ケイ素および窒化アルミニウムからなる群から選ばれる少なくとも1つを含むことができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板と半導体層との間に配置される中間層が、ケイ素、酸化ケイ素、酸化アルミニウム、炭化ケイ素、炭化チタン、窒化ケイ素および窒化アルミニウムからなる群から選ばれる少なくとも1つを含むことから、多結晶ダイヤモンド基板と半導体層との接合が好適である。
本実施形態にかかる半導体積層構造体において、中間層を、単結晶、多結晶、非結晶およびそれらの少なくとも2つの混合形態の少なくとも1つの形態とすることができる。かかる半導体積層構造体は、多結晶ダイヤモンド基板と半導体層との間に配置される中間層が、単結晶、多結晶、非結晶およびそれらの少なくとも2つの混合形態の少なくとも1つの形態であることから、多結晶ダイヤモンド基板と半導体層との接合が好適である。
本実施形態にかかる半導体積層構造体において、中間層の厚さを1nm以上1000nm以下とすることができる。かかる半導体積層構造体は、中間層の厚さが1nm以上1000nm以下と小さいことから、中間層の熱抵抗が小さいため、放熱特性が高い。
本実施形態にかかる半導体積層構造体において、中間層の熱抵抗を2×10-82・K・W-1以下とすることができる。かかる半導体積層構造体は、中間層の熱抵抗が2×10-82・K・W-1以下と小さいことから、放熱特性が高い。
本実施形態にかかる半導体積層構造体において、中間層の比抵抗を10Ω・cm以上とすることができる。かかる半導体積層構造体は、中間層の比抵抗が10Ω・cm以上と大きいことから、少なくとも1層の半導体層により形成される半導体素子の高周波応答特性に悪影響を与えることが無い。
本発明の別の実施形態にかかる半導体デバイスは、上記実施形態にかかる半導体積層構造体を含む。本実施形態にかかる半導体デバイスは、上記実施形態にかかる半導体積層構造体を含むことから、放熱特性が高い。
[本発明の実施形態の詳細]
<実施形態1:半導体積層構造体>
図1および図2を参照して、本実施形態の半導体積層構造体1は、第1主面10mおよび第2主面10nを有する多結晶ダイヤモンド基板10と、多結晶ダイヤモンド基板10の第1主面10m側に配置された少なくとも1層の半導体層12と、を含み、多結晶ダイヤモンド基板10の第1主面10mと第2主面10nとの平均結晶粒径の大小比が10以下である。本実施形態の半導体積層構造体1は、多結晶ダイヤモンド基板10の第1主面10mと第2主面10nとの平均結晶粒径の大小比が10以下であることから、多結晶ダイヤモンド基板の反りが小さく、多結晶ダイヤモンド基板と半導体層とが好適に接合されているため、高い放熱特性を有する。
(多結晶ダイヤモンド基板)
本実施形態の半導体積層構造体1に含まれる多結晶ダイヤモンド基板10は、ダイヤモンドの多結晶で形成されている基板をいう。多結晶ダイヤモンド基板10は、焼結によって形成される焼結多結晶ダイヤモンド基板であってもよいが、熱伝導率を高くする観点から、多結晶ダイヤモンド以外のたとえば焼結助剤および/または触媒などを含んでいない多結晶ダイヤモンドのみで形成されている単相であることが好ましく、気相法により成長させた気相成長多結晶ダイヤモンド基板が好ましい。
本実施形態の半導体積層構造体1において、多結晶ダイヤモンド基板10の第1主面10mと第2主面10nとの平均結晶粒径の大小比とは、多結晶ダイヤモンド基板10の第1主面10mにおける平均結晶粒径および第2主面10nにおける平均結晶粒径の内、小さい平均結晶粒径に対する大きい平均結晶粒径の比をいい、大きい平均結晶粒径を小さい平均粒径で除することにより算出する。多結晶ダイヤモンド基板10の第1主面10mおよび第2主面10nの平均結晶粒径は、第1主面10mおよび第2主面10nをSEM(走査型電子顕微鏡)により観察する。平均結晶粒径は、SEMの測定範囲内にある結晶粒子数を数え、測定範囲面積を結晶粒子数で除することにより平均結晶粒子1個当たりの面積を算出し、その等面積円の直径を平均結晶粒径とする。
多結晶ダイヤモンド基板10は、特に制限はないが、大型で熱伝導率の高い多結晶ダイヤモンド基板を低コストで効率よく製造する観点から、気相法により成長された気相成長多結晶ダイヤモンド基板であることが好ましく、CVD(化学気相成長法)により成長された化学気相成長多結晶ダイヤモンド基板であることがより好ましい。CVD(化学気相成長)多結晶ダイヤモンド基板のうち、HF−CVD(熱フィラメント−化学気相成長法)により成長されたHF−CVD多結晶ダイヤモンド基板の熱伝導率は500W・m-1・K-1以上1500W・m-1・K-1未満程度まで高く、MP−CVD(マイクロ波プラズマ−化学気相成長法)などのP−CVD(プラズマ−化学気相成長法)により成長されたP−CVD多結晶ダイヤモンド基板の熱伝導率は1000W・m-1・K-1以上2000W・m-1・K-1未満程度まで高くなる。
図3を参照して、下地基板100上に、たとえばCVDなどの気相法により、多結晶ダイヤモンド基板を成長させると、多結晶ダイヤモンド基板の下地基板100側の主面から結晶成長面側の主面に向かって柱状結晶が成長し、この柱状結晶の粒径Dは下地基板100側の主面から結晶成長面側の主面に向かって大きくなるため、これら両主面における粒径Dの大小比により、多結晶ダイヤモンド基板10内に応力が発生し、多結晶ダイヤモンド基板10に反りが発生する。特に、下地基板100側の主面およびその近傍の領域は、ダイヤモンドの核形成から結晶が急激に大きくなるため、多結晶ダイヤモンド基板10内の応力も大きくなり、反りも大きくなる。したがって、多結晶ダイヤモンド基板の反りを低減するためには、上記のように多結晶ダイヤモンド基板10内の応力が大きくなる領域を除去する必要がある。
図4の(A)を参照して、第1主面における粒径Dmと第2主面における粒径Dnとの大小比が大きい多結晶ダイヤモンド基板10は、多結晶ダイヤモンド基板10内の応力が大きくなるため、反りが大きくなる。これに対して、図4の(B)を参照して、第1主面における粒径Dmと第2主面における粒径Dnとの大小比が小さい多結晶ダイヤモンド基板10は、多結晶ダイヤモンド基板10内の応力が小さくなるため、反りが小さくなる。
多結晶ダイヤモンド基板10の第1主面10mと第2主面10nとの平均結晶粒径の大小比は、多結晶ダイヤモンド基板10内の応力を小さくし、反りを小さくする観点から、10以下であり、5以下が好ましく、2.5以下がより好ましく、1.25以下がさらに好ましい。
多結晶ダイヤモンド基板10の結晶粒子の形状は、多結晶ダイヤモンド基板10の熱伝導率を高める観点から、柱状であることが好ましい。柱状であれば、とくに制限はないが、結晶粒子が緻密に結合する観点から、多角形柱状であることがより好ましい。ここで、多結晶ダイヤモンド基板10の結晶粒子の形状は、SEM(走査型電子顕微鏡)などにより観察する。
多結晶ダイヤモンド基板10は、多結晶ダイヤモンド基板10の熱伝導率を高める観点から、結合材および触媒を含まず、多結晶ダイヤモンドおよび不可避不純物のみを含んでいることが好ましい。結合材および触媒とは、多結晶ダイヤモンドの粒子を互いに結合する多結晶ダイヤモンド以外の材料をいい、タングステン(W)、コバルト(Co)などが該当する。ここで、多結晶ダイヤモンド基板10に結合材および触媒が含まれていないことは、SEM−EDX(エネルギー分散型X線分光法)により観察する。
多結晶ダイヤモンド基板10の真密度に対する嵩密度の百分率である相対密度は、多結晶ダイヤモンド基板10の熱伝導率を高める観点から、98%以上が好ましく、99%以上がより好ましく、99.5%以上がさらに好ましい。ここで、多結晶ダイヤモンド基板10の真密度は、ダイヤモンドの真密度である3.513g/cm3とする。多結晶ダイヤモンド基板10の嵩密度は、アルキメデス法により測定する。相対密度は、真密度に対する嵩密度の百分率であり、嵩密度を真密度で除したものに100を乗ずることにより算出する。
多結晶ダイヤモンド基板10の第1主面10mおよび第2主面10nの平均結晶粒径は、第1主面10mと第2主面10nとの平均結晶粒径の大小比を10以下にしやすい観点から、いずれも5μm以上であることが好ましく、いずれも10μm以上であることがより好ましい。
多結晶ダイヤモンド基板10の第2主面10nの曲率半径は、多結晶ダイヤモンド基板10の反りが小さい観点から、5m以上が好ましく、10m以上がより好ましい。ここで、多結晶ダイヤモンド基板10の第2主面10nの曲率半径は、光干渉式の平坦度測定装置、レーザ変位計などにより測定する。
多結晶ダイヤモンド基板10の熱伝導率は、半導体積層構造体1の放熱特性が高い観点から、500W・m-1・K-1以上が好ましく、1000W・m-1・K-1以上がより好ましい。ここで、多結晶ダイヤモンド基板10の熱伝導率は、周期加熱レーザ法などにより測定する。
多結晶ダイヤモンド基板10の第1主面10mおよび第2主面10nの直径は、大型の半導体積層構造体およびこれを含む大型の半導体デバイスが得られる観点から、50.8mm(2インチ)以上203.2mm(8インチ)以下が好ましく、76.2mm(3インチ)以上152.4mm(6インチ)以下がより好ましい。多結晶ダイヤモンド基板10の第1主面10mおよび第2主面10nの直径が203.2mm(8インチ)より大きくなると、多結晶ダイヤモンド基板10の反りが大きくなり多結晶ダイヤモンド基板と半導体層との接合が難しくなる。
多結晶ダイヤモンド基板10の厚さは、半導体積層構造体1の放熱特性が高くまた機械的強度が高い観点から、50μm以上1000μm以下が好ましく、100μm以上1000μm以下がより好ましい。多結晶ダイヤモンド基板10の厚さが1000μmより大きくなるとコストが高くなる。ここで、多結晶ダイヤモンド基板10の厚さは、マイクロメータにより測定する。
多結晶ダイヤモンド基板10の第1主面10mの算術平均粗さRaは、多結晶ダイヤモンド基板10と半導体層12との接合強度を高くする観点から、100nm以下が好ましく、10nm以下がより好ましい。ここで、算術平均粗さRaとは、JIS B0601:2013に規定する算術平均粗さRaをいい、AFM(原子間力顕微鏡)または共焦点レーザ顕微鏡により測定する。
(多結晶ダイヤモンド基板の製造方法)
図3を参照して、多結晶ダイヤモンド基板10の製造方法は、特に制限はないが、大型で熱伝導率の高い多結晶ダイヤモンド基板を低コストで効率よく製造する観点から、下地基板100を準備する工程と、下地基板100上に、気相法により多結晶ダイヤモンド基板10を成長させる工程と、を含むことが好ましい。
下地基板100を準備する工程において準備される下地基板100は、多結晶ダイヤモンド基板10を成長させることができる基板であれば特に制限はないが、大型で熱伝導率の高い多結晶ダイヤモンド基板を製造する観点から、ケイ素基板、モリブデン基板、炭化ケイ素基板などが好適である。また、下地基板100として、上記の気相法により成長させた多結晶ダイヤモンド基板を用いることもできる。多結晶ダイヤモンド基板を下地基板100として用いる場合、多結晶ダイヤモンド基板の一主面側に水素、ヘリウムなどの質量の小さな原子のイオンを注入し、その主面上に気相法により多結晶ダイヤモンド基板を成長させた後、熱処理などの応力を掛けることにより、成長させた多結晶ダイヤモンド基板がイオン注入領域で分離することにより得られる。
下地基板100上に、気相法により多結晶ダイヤモンド基板10を成長させる工程における気相法としては、大型で熱伝導率の高い多結晶ダイヤモンド基板を低コストで効率よく製造する観点から、CVD(化学気相成長法)が好ましく、具体的には、PF−CVD(熱フィラメント−化学気相成長法)が好ましく、P−CVD(プラズマ−化学気相成長法)がより好ましい。
(半導体層)
本実施形態の半導体積層構造体1に含まれる少なくとも1層の半導体層12は、特に制限はないが、高出力デバイス、高速デバイス、および/または高集積デバイスを形成するのに有利な観点から、III族窒化物半導体層などが好ましい。
半導体層12の厚さは、特に制限はないが、放熱性を高めるとともにコストを低減する観点から、2μm以下が好ましく、1.5μm以下がより好ましい。なお、半導体層12の厚さは、動作するデバイスの性能を維持または向上する観点から、0.5μm以上が好ましい。
(中間層)
図2を参照して、実施形態の半導体積層構造体1は、多結晶ダイヤモンド基板10と半導体層12との接合が好適な観点から、多結晶ダイヤモンド基板10と半導体層12との間に配置される中間層11をさらに含むことが好ましい。
中間層11は、特に制限はないが、多結晶ダイヤモンド基板10と半導体層12との接合が好適な観点から、ケイ素、酸化ケイ素、酸化アルミニウム、炭化ケイ素、炭化チタン、窒化ケイ素および窒化アルミニウムからなる群から少なくとも1つを含むことが好ましい。
中間層11は、特に制限はないが、多結晶ダイヤモンド基板10と半導体層12との接合が好適な観点から、単結晶、多結晶および非結晶およびそれらの少なくとも2つの混合形態の少なくとも1つを含むことが好ましい。
中間層11の厚さは、中間層11の熱抵抗を小さくして半導体積層構造体1の放熱特性を高める観点から、1nm以上1000nm以下が好ましく、10nm以上800nm以下がより好ましい。
中間層11の熱抵抗は、半導体積層構造体1の放熱特性を高める観点から、2×10-82・K・W-1以下が好ましく、1.5×10-8cm2・K・W-1以下がより好ましい。
中間層11の比抵抗は、半導体積層構造体1の高周波応答特性を高める観点から、10Ω・cm以上が好ましく、100Ω・cm以上がより好ましい。
(半導体積層構造体の製造方法)
図5および図6を参照して、本実施形態の半導体積層構造体1の製造方法は、特に制限はないが、接合強度が強く放熱特性が高い半導体積層構造体1を低コストで効率よく製造する観点から、下地基板20上に少なくとも1層の半導体層12を成長させる工程(図5(A)および図6(A))と、半導体層12に仮支持基板30を接合する工程(図5(B)および図6(B))と、半導体層12から下地基板20を除去する工程(図5(C)および図6(C))と、半導体層12に多結晶ダイヤモンド基板10を直接的または間接的に接合する工程(図5(D)および図6(D))と、半導体層12から仮支持基板30を除去する工程(図5(E)および図6(E))と、を含むことが好ましい。
図5(A)および図6(A)を参照して、まず、下地基板20上に少なくとも1層の半導体層12を成長させる。下地基板20は、半導体層12の成長に適したものであれば特に制限はなく、半導体層12の種類に応じて、ケイ素基板、炭化ケイ素基板、サファイア基板などが用いられる。成長させる半導体層12は、特に制限はないが、高出力デバイス、高速デバイス、および/または高集積デバイスを形成するのに有利な観点から、III族窒化物半導体層などが好ましい。また、半導体層12の成長方法は、半導体層12の成長に適したものであれば特に制限はなく、半導体層12の種類に応じて、MOCVD(有機金属化学気相成長法)、MBE(分子線成長法)、HVPE(ハイドライド気相成長法)、昇華法などの気相法、フラックス法などの液相法などが用いられる。
図5(B)および図6(B)を参照して、次に、半導体層12に仮支持基板30を接合する。かかる仮支持基板30は、その後の工程において、半導体層12から下地基板20を除去し、半導体層12に多結晶ダイヤモンド基板10を直接的または間接的に接合するまでの間、半導体層12を支持するのに適したものであれば特に制限はなく、ケイ素基板、炭化ケイ素基板、モリブデン基板、ガラス基板などが用いられる。半導体層12に仮支持基板30を接合する方法は、特に制限はないが、脱着が容易でかつ半導体層12を十分に支持する観点から、ワックスによる接着、ろう材、はんだなどが好ましい。
図5(C)および図6(C)を参照して、次に、半導体層12から下地基板20を除去する。下地基板20の除去方法は、下地基板20の除去に適したものであれば特に制限はなく、切削、研削、研磨などの物理的な方法であっても、エッチングなどの化学的な方法であってもよい。
図5(D)および図6(D)を参照して、次に、半導体層12に多結晶ダイヤモンド基板10を直接的または間接的に接合する。ここで、半導体層12に多結晶ダイヤモンド基板10を直接的に接合するとは、図5(D)に示すように、半導体層12の露出している主面と多結晶ダイヤモンド基板10の一主面とが直接接触するように接合することをいう。また、半導体層12に多結晶ダイヤモンド基板10を間接的に接合するとは、図6(D)に示すように、半導体層12の露出している主面と多結晶ダイヤモンド基板10の一主面とを中間層11などを介在させて間接的に接合することをいう。
半導体層12に多結晶ダイヤモンド基板10を直接的または間接的に接合する方法は、接合に適したものであれば特に制限はないが、接合の際の熱履歴を低減して接合を容易にする観点から、接合する面を洗浄しプラズマやイオンなどで活性化処理した後に、室温(たとえば25℃)から400℃程度までの低温雰囲気で接合する表面活性化接合法、接合する面を薬液と純水で洗浄した後に、0.1MPaから10MPaまでの高圧力を掛けて接合する高圧接合法、接合する面を薬液と純水で洗浄した後に、10-6Paから10-3Pa程度の高真空雰囲気下で接合する高真空接合法などが好ましい。
図6(D)に示すように、半導体層12の露出している主面と多結晶ダイヤモンド基板10の一主面とを中間層11を介在させて間接的に接合する場合は、接合強度を高める観点から、多結晶ダイヤモンド基板10の一主面上に第1の中間層を形成し、半導体層12の露出している主面上に第2の中間層を形成し、第1の中間層の主面と第2の中間層の主面とを、上記の方法で接合することが好ましい。
図5(E)および図6(E)を参照して、次に、半導体層12から仮支持基板30を除去する。仮支持基板30の除去方法は、仮支持基板30の除去に適したものであれば特に制限はなく、脱離、分離、研削、研磨などの物理的な方法であっても、エッチングなどの化学的な方法であってもよい。
<実施形態2:半導体デバイス>
図7および図8を参照して、本実施形態の半導体デバイス2は、実施形態1の半導体積層構造体1を含む。本実施形態の半導体デバイス2は、実施形態1の半導体積層構造体1を含むことから、放熱特性が高い。
図7および図8を参照して、本実施形態の半導体デバイス2における半導体層12は、デバイス特性を発現するものであれば特に制限はなく、たとえば、多結晶ダイヤモンド基板10側から、AlN層120、GaN層121およびAlxGa1-xN(0<x<1)層122をこの順に含み、AlxGa1-xN(0<x<1)層122上に、電極40として、ゲート電極40g、ソース電極40sおよびドレイン電極40dを形成することにより、電子デバイスの一種であるHEMT(高電子移動度トランジスタ)が得られる。ここで、電極40の形成方法は、電極40の形成に適したものであれば特に制限はなく、スパッタ法、蒸着法、MBE(分子線成長)法などが用いられる。
(半導体デバイスの製造方法)
本実施形態の半導体デバイスの製造方法は、図5および図6に示す半導体積層構造体の製造方法において、図5(A)および図6(A)に示す下地基板20上に少なくとも1層の半導体層12を成長させる際に、半導体層12として、多結晶ダイヤモンド基板10側から、AlN層120、GaN層121およびAlxGa1-xN(0<x<1)層122をこの順に成長させ、さらに、AlxGa1-xN(0<x<1)層122上に、電極40として、ゲート電極40g、ソース電極40sおよびドレイン電極40dを形成する(図7および図8を参照)。また、形成された半導体層12および電極40上に仮支持基板30を接合し、半導体層12に多結晶ダイヤモンド基板10を直接的または間接的に接合し、半導体層12および電極40から仮支持基板30を除去する。
(実施例1)
1.多結晶ダイヤモンド基板の作製
下地基板である直径101.6mm(4インチ)のケイ素基板上にMP−CVD(マイクロ波プラズマ−化学気相成長法)により多結晶ダイヤモンド基板を成長させた。多結晶ダイヤモンド基板の結晶成長側の主面を研磨した後、ケイ素基板をフッ化水素酸−硝酸混合液によるエッチングにより除去して、自立基板である厚さ1000μmの多結晶ダイヤモンド基板を得た。得られた多結晶ダイヤモンド基板の結晶成長側および下地基板側の主面における平均結晶粒径は、SEMにより観察したところ、15μmおよび0.1μmであり、多結晶ダイヤモンド基板の曲率半径は、光干渉式の平坦度測定装置により測定したところ、1mであり、反りが大きかった。
上記の多結晶ダイヤモンド基板を下地基板側からドライエッチングを行ない、直径101.6mm(4インチ)で厚さ100μmで結晶成長側および下地基板側の主面(それぞれ、第1主面および第2主面とする。以下同じ。)における平均結晶粒径が15μmおよび12μm(すなわち、平均結晶粒径の大小比が1.25)で、結晶粒子の形状が多角形柱状であり、結合材および触媒が含まれず、真密度に対する嵩密度の相対密度が99.7%で、曲率半径が10mで、第1主面の算術平均粗さRaが1nmの多結晶ダイヤモンド基板を作製した。作製された多結晶ダイヤモンド基板について、比抵抗は比抵抗測定機により測定したところ1×109Ω・cmであり、25℃における熱伝導率は周期加熱レーザ法により測定したところ1800W・m-1・K-1であった。
ここで、多結晶ダイヤモンド基板の第1主面および第2主面の平均結晶粒径は、第1主面10mおよび第2主面10nをSEM(走査型電子顕微鏡)により観察した。結晶粒子の形状は、SEMにより観察した。結合材および触媒の有無は、SEM−EDX(エネルギー分散型X線分光法)により観察した。さらに、真密度に対する嵩密度の相対密度は、真密度を3.513g/cm3とし、嵩密度をアルキメデス法により測定して、嵩密度を真密度で除したものに100を乗じることにより算出した。平均結晶粒径は、SEMの測定範囲内にある結晶粒子数を数え、測定範囲面積を結晶粒子数で除することにより平均結晶粒子1個当たりの面積を算出し、その等面積円の直径を平均結晶粒径とした。また、多結晶ダイヤモンド基板の第1主面と第2主面との平均結晶粒径の大小比は、多結晶ダイヤモンド基板の第1主面における平均結晶粒径および第2主面における平均結晶粒径の内、小さい平均結晶粒径に対する大きい平均結晶粒径の比であり、大きい平均結晶粒径を小さい平均粒径で除することにより算出した。
2.半導体デバイスの作製
また、直径101.6mm(4インチ)のケイ素基板上に、MOCVD法により、半導体層として、厚さ0.5μmのAlN層、厚さ1μmのGaN層、厚さ0.1μmのAlxGa1-xN(x=0.25)層を成長させた。GaN層上に、蒸着法により、電極として、ゲート電極である厚さ2μmのNi/Au電極、ソース電極である厚さ2μmのTi/Al電極、およびドレイン電極である厚さ2μmのTi/Al電極を形成した。
次に、AlxGa1-xN(x=0.25)層および電極に仮支持基板である厚さ500μmのケイ素基板をはんだにより接合した。下地基板であるケイ素基板をフッ化水素酸−硝酸混合液によるエッチングにより除去することにより、AlN層を露出させて研磨することにより、AlN層の露出した主面の算術平均粗さRaが1nmとした。次いで、表面活性化接合法を用いて、室温(25℃)で、上記で作製した多結晶ダイヤモンド基板の第1主面と、上記で作製した半導体デバイスのAlN層の主面と、を直接接合した。次いで、フッ化水素酸−硝酸混合液により、AlxGa1-xN(x=0.25)層および電極から、仮支持基板を分離することにより除去した。
3.半導体デバイスの物性測定
このようにして作製された半導体デバイスについて、その多結晶ダイヤモンド基板と半導体層との接合強度は、ブレード法により測定したところ、1J/m2であった。また、この半導体デバイスで1mm×1mm×厚さ100μmのチップを作製し、そのチップの電極部に100Wの熱発生がある場合の温度上昇ΔTjは、熱電対により測定したところ、6.8℃であった。比較のために作製した、多結晶ダイヤモンド基板に替えて、単結晶ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔTjは39℃であった。また、多結晶ダイヤモンド基板に替えて、単結晶窒化ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔTjは16℃であった。すなわち、多結晶ダイヤモンド基板を含む半導体デバイスは、単結晶ケイ素基板または単結晶窒化ケイ素基板を含む半導体デバイスに比べて良好な放熱特性を示した。結果を表1にまとめた。
ここで、ブレード法による接合強度は、接合している多結晶ダイヤモンド基板と半導体層との間にブレードを挿入したときのクラック距離L、挿入したブレードの厚さ2y、接合された多結晶ダイヤモンド基板のヤング率E1、半導体層のヤング率E2、多結晶ダイヤモンド基板の厚さt1、および半導体層の厚さt2から、以下の式(1)により、接合強度の表面エネルギー(単位はJ/m2)を算出した。バルクのケイ素基板の破壊強度は約2.5J/m2であり、接合強度が0.5J/m2以上であれば、接合部はダイシングによって剥離しなかった。
Figure 0006772711
(実施例2)
1.多結晶ダイヤモンド基板の作製
実施例1で作製した多結晶ダイヤモンド基板の結晶成長側の主面に水素イオンを注入した後、その主面上に実施例1と同様にして厚さ800μmの多結晶ダイヤモンド基板を成長させた。その後、アルゴン雰囲気中1000℃で熱処理することにより、水素イオン注入領域で成長させた多結晶ダイヤモンド基板を分離した。分離した多結晶ダイヤモンド基板の両主面を研磨することにより、直径101.6mm(4インチ)で厚さ100μmで結晶成長側およびその反対側の主面(それぞれ、第1主面および第2主面とする。以下同じ。)における平均結晶粒径が20μmおよび17μm(すなわち、平均結晶粒径の大小比が1.18)で、結晶粒子の形状が多角形柱状であり、結合材および触媒が含まれず、真密度に対する嵩密度の相対密度が99.8%で、曲率半径が15mで第1主面の算術平均粗さRaが1nmの多結晶ダイヤモンド基板を作製した。作製された多結晶ダイヤモンド基板について、比抵抗は1×109Ω・cmであり、25℃における熱伝導率は1800W・m-1・K-1であった。
2.半導体デバイスの作製
上記で作製した多結晶ダイヤモンド基板を用いたこと以外は、実施例1と同様にして、半導体デバイスを作製した。
3.半導体デバイスの物性測定
このようにして作製された半導体デバイスについて、その多結晶ダイヤモンド基板と半導体層との接合強度は、1J/m2であった。また、この半導体デバイスから作製された1mm×1mm×厚さ100μmのチップの電極部に100Wの熱発生がある場合の温度上昇ΔTjは6.7℃であった。比較のために作製した、多結晶ダイヤモンド基板に替えて、単結晶ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔTjは39℃であった。また、多結晶ダイヤモンド基板に替えて、単結晶窒化ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔTjは16℃であった。すなわち、多結晶ダイヤモンド基板を含む半導体デバイスは、単結晶ケイ素基板または単結晶窒化ケイ素基板を含む半導体デバイスに比べて良好な放熱特性を示した。結果を表1にまとめた。
(比較例1)
1.多結晶ダイヤモンド基板の作製
実施例1において最初に得られた多結晶ダイヤモンド基板の結晶成長側の主面を研磨することにより作製された直径101.6mm(4インチ)で厚さ100μmで結晶成長側および下地基板側の主面(それぞれ、第1主面および第2主面とする。以下同じ。)における平均結晶粒径が5μmおよび0.1μm(すなわち、平均結晶粒径の大小比が50)で、結晶粒子の形状が多角形柱状であり、結合材および触媒が含まれず、真密度に対する嵩密度の相対密度が99.7%で、曲率半径が1mで第1主面の算術平均粗さRaが1nmの多結晶ダイヤモンド基板を作製した。作製された多結晶ダイヤモンド基板について、比抵抗は1×109Ω・cmであり、25℃における熱伝導率は1100W・m-1・K-1であった。
2.半導体デバイスの作製
上記で作製した多結晶ダイヤモンド基板を用いたこと以外は、実施例1と同様にして、半導体デバイスを作製しようとしたが、多結晶ダイヤモンド基板と半導体層とは接合せず、剥離した。結果を表1にまとめた。
(実施例3)
1.多結晶ダイヤモンド基板の作製
実施例1において最初に得られた多結晶ダイヤモンド基板の結晶成長側および下地基板側の主面を研磨することにより作製された直径101.6mm(4インチ)で厚さ100μmで結晶成長側および下地基板側の主面(それぞれ、第1主面および第2主面とする。以下同じ。)における平均結晶粒径が18μmおよび14μm(すなわち、平均結晶粒径の大小比が1.29で、結晶粒子の形状が多角形柱状であり、結合材および触媒が含まれず、真密度に対する嵩密度の相対密度が99.9%で、曲率半径が5mで第1主面の算術平均粗さRaが1nmの多結晶ダイヤモンド基板を作製した。作製された多結晶ダイヤモンド基板について、比抵抗は1×109Ω・cmであり、25℃における熱伝導率は1740W・m-1・K-1であった。
2.半導体デバイスの作製
また、直径101.6mm(4インチ)のケイ素基板上に、MOCVD法により、半導体層として、厚さ0.5μmのAlN層、厚さ1μmGaN層、厚さ0.1μmのAlxGa1-xN(x=0.25)層を成長させた。GaN層上に、蒸着法により、電極として、ゲート電極である厚さ2μmのNi/Au電極、ソース電極である厚さ2μmのTi/Al電極、およびドレイン電極である厚さ2μmのTi/Al電極を形成した。
次に、AlxGa1-xN(x=0.25)層および電極に仮支持基板である厚さ1000μmのモリブデン基板をはんだにより接合した。下地基板であるケイ素基板をフッ化水素酸−硝酸混合液によるエッチングにより除去することにより、AlN層を露出させて研磨することにより、AlN層の露出した主面の算術平均粗さRaが1nmとした。
次に、作製した多結晶ダイヤモンドの第1主面上および上記で作製した半導体体デバイスのAlN層の主面上に、スパッタ法により、第1および第2の中間層として厚さ20nmのAlN層をそれぞれ形成した。次いで、表面活性化接合法を用いて、室温(25℃)で、上記で作製した多結晶ダイヤモンド基板の第1主面上に形成した第1の中間層と、上記で作製した半導体デバイスのAlN層の主面上に形成した第2の中間層と、を接合することにより、中間層として厚さ40nmのAlN層を介在させて多結晶ダイヤモンド基板と半導体層のAlN層とを接合した。次いで、硝酸により、AlxGa1-xN(x=0.25)層および電極から、仮支持基板を分離することにより除去した。
3.半導体デバイスの物性測定
このようにして作製された半導体デバイスについて、その多結晶ダイヤモンド基板と半導体層との接合強度は、1J/m2であった。また、この半導体デバイスから作製された1mm×1mm×厚さ100μmのチップの電極部に100Wの熱発生がある場合の温度上昇ΔTjは6.7℃であった。比較のために作製した、多結晶ダイヤモンド基板に替えて、単結晶ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔTjは39℃であった。また、多結晶ダイヤモンド基板に替えて、単結晶窒化ケイ素基板を用いたこと以外は同じ構造の半導体デバイスの温度上昇ΔTjは16℃であった。すなわち、多結晶ダイヤモンド基板およびAlN層で形成された中間層を含む半導体デバイスは、単結晶ケイ素基板または単結晶窒化ケイ素基板を含む半導体デバイスに比べて良好な放熱特性を示した。結果を表1にまとめた。
(実施例4)
第1および第2の中間層として厚さ50nmのSiN層を形成したこと以外は、実施例3と同様にして、半導体デバイスを作製し、その物性を測定した。この半導体デバイスから作製された1mm×1mm×厚さ100μmのチップの電極部に100Wの熱発生がある場合の温度上昇ΔTjは7.4℃であり、良好な放熱特性を示した。結果を表1にまとめた。
(実施例5)
第1および第2の中間層として厚さ10nmのSi層を形成したこと以外は、実施例3と同様にして、半導体デバイスを作製し、その物性を測定した。この半導体デバイスから作製された1mm×1mm×厚さ100μmのチップの電極部に100Wの熱発生がある場合の温度上昇ΔTjは7.6℃であり、良好な放熱特性を示した。結果を表1にまとめた。
Figure 0006772711
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 半導体積層構造体
2 半導体デバイス
10 多結晶ダイヤモンド基板
10m 第1主面
10n 第2主面
11 中間層
12 半導体層
20,100 下地基板
30 仮支持基板
40 電極
40d ドレイン電極
40g ゲート電極
40s ソース電極
120 AlN層
121 GaN層
122 AlxGa1-xN(0<x<1)層。

Claims (13)

  1. 第1主面および第2主面を有する多結晶ダイヤモンド基板と、前記多結晶ダイヤモンド基板の前記第1主面側に配置された少なくとも1層の半導体層と、を含み、
    前記多結晶ダイヤモンド基板の前記第1主面と前記第2主面との平均結晶粒径の大小比が2.5以下であり、
    前記多結晶ダイヤモンド基板の前記第2主面の曲率半径が5m以上である半導体積層構造体。
  2. 前記多結晶ダイヤモンド基板は、その結晶粒子の形状が柱状であり、結合材および触媒を含まず、その真密度に対する嵩密度の百分率である相対密度が98%以上である請求項1に記載の半導体積層構造体。
  3. 前記多結晶ダイヤモンド基板の前記第1主面および前記第2主面の平均結晶粒径がいずれも5μm以上である請求項1または請求項2に記載の半導体積層構造体。
  4. 前記多結晶ダイヤモンド基板の熱伝導率は500W・m-1・K-1以上である請求項1から請求項のいずれか1項に記載の半導体積層構造体。
  5. 前記多結晶ダイヤモンド基板の前記第1主面および前記第2主面の直径が50.8mm以上203.2mm以下である請求項1から請求項のいずれか1項に記載の半導体積層構造体。
  6. 前記多結晶ダイヤモンド基板の厚さは50μm以上1000μm以下であり、前記半導体層の厚さは2μm以下である請求項1から請求項のいずれか1項に記載の半導体積層構造体。
  7. 前記多結晶ダイヤモンド基板と前記半導体層との間に配置される中間層をさらに含む請求項1から請求項のいずれか1項に記載の半導体積層構造体。
  8. 前記中間層は、ケイ素、酸化ケイ素、酸化アルミニウム、炭化ケイ素、炭化チタン、窒化ケイ素および窒化アルミニウムからなる群から選ばれる少なくとも1つを含む請求項に記載の半導体積層構造体。
  9. 前記中間層は、単結晶、多結晶、非結晶およびそれらの少なくとも2つの混合形態の少なくとも1つの形態である請求項または請求項に記載の半導体積層構造体。
  10. 前記中間層の厚さは、1nm以上1000nm以下である請求項から請求項のいずれか1項に記載の半導体積層構造体。
  11. 前記中間層の熱抵抗は、2×10-82・K・W-1以下である請求項から請求項10のいずれか1項に記載の半導体積層構造体。
  12. 前記中間層の比抵抗は、10Ω・cm以上である請求項から請求項11のいずれか1項に記載の半導体積層構造体。
  13. 請求項1から請求項12のいずれか1項に記載の半導体積層構造体を含む半導体デバイス。
JP2016182806A 2016-09-20 2016-09-20 半導体積層構造体および半導体デバイス Active JP6772711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016182806A JP6772711B2 (ja) 2016-09-20 2016-09-20 半導体積層構造体および半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016182806A JP6772711B2 (ja) 2016-09-20 2016-09-20 半導体積層構造体および半導体デバイス

Publications (2)

Publication Number Publication Date
JP2018049868A JP2018049868A (ja) 2018-03-29
JP6772711B2 true JP6772711B2 (ja) 2020-10-21

Family

ID=61766492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016182806A Active JP6772711B2 (ja) 2016-09-20 2016-09-20 半導体積層構造体および半導体デバイス

Country Status (1)

Country Link
JP (1) JP6772711B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7115297B2 (ja) 2018-12-25 2022-08-09 株式会社Sumco 多結晶ダイヤモンド自立基板及びその製造方法
JP7205233B2 (ja) * 2019-01-04 2023-01-17 富士通株式会社 半導体装置、半導体装置の製造方法及び基板接合方法
US12020972B2 (en) * 2020-04-29 2024-06-25 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods
WO2022059161A1 (ja) 2020-09-18 2022-03-24 三菱電機株式会社 多結晶ダイヤモンド基板、半導体装置、多結晶ダイヤモンド基板の製造方法、および、半導体装置の製造方法
JP7480699B2 (ja) 2020-12-24 2024-05-10 株式会社Sumco 多結晶ダイヤモンド自立基板を用いた積層基板及びその製造方法
JP7470294B2 (ja) * 2021-02-11 2024-04-18 トーメイダイヤ株式会社 焼結ダイヤモンド熱拡散素材及びその製造方法
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法
CN114038750B (zh) * 2021-11-05 2022-12-02 西安电子科技大学芜湖研究院 一种氮化镓功率器件的制备方法
CN114959899B (zh) * 2022-04-13 2024-08-06 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法
WO2024058180A1 (ja) * 2022-09-12 2024-03-21 公立大学法人大阪 半導体装置形成用基板、半導体積層構造体、半導体装置、半導体装置形成用基板の製造方法、半導体積層構造体の製造方法及び半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2070436A1 (en) * 1991-07-08 1993-01-09 Harold P. Bovenkerk Isotopically-pure carbon-12 or carbon-13 polycrystalline diamond possessing enhanced thermal conductivity
JP3653758B2 (ja) * 1994-11-07 2005-06-02 住友電気工業株式会社 自立したダイヤモンドウェハーおよびその製造方法
JP3951324B2 (ja) * 1996-09-03 2007-08-01 住友電気工業株式会社 気相合成ダイヤモンドおよびその製造方法
JP2002057549A (ja) * 2000-08-09 2002-02-22 Sumitomo Electric Ind Ltd 表面弾性波素子用基板及び表面弾性波素子
EP3103898A4 (en) * 2014-02-05 2017-08-16 Namiki Seimitsu Houseki Kabushiki Kaisha Diamond substrate and method for manufacturing diamond substrate
EP3178971A4 (en) * 2014-08-08 2018-05-16 Sumitomo Electric Industries, Ltd. Method for manufacturing diamond, diamond, diamond composite substrate, diamond bonded substrate, and tool

Also Published As

Publication number Publication date
JP2018049868A (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
JP6772711B2 (ja) 半導体積層構造体および半導体デバイス
CN108281378B (zh) Iii族氮化物复合衬底、半导体器件及它们的制造方法
JP4458116B2 (ja) エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
TWI600178B (zh) III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same
KR20180033153A (ko) 복합 기판 및 복합 기판의 제조 방법
US9136337B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6176069B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6232853B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6146042B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
WO2015053127A1 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
WO2021245724A1 (ja) 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法
JP2013258373A (ja) 複合基板およびその製造方法
JP2009260391A (ja) Iii族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法
JP6248395B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2014157983A (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
WO2024058180A1 (ja) 半導体装置形成用基板、半導体積層構造体、半導体装置、半導体装置形成用基板の製造方法、半導体積層構造体の製造方法及び半導体装置の製造方法
JP2014157979A (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
CN218525568U (zh) 一种半导体制程适用的三族氮化物外延陶瓷基板及半导体组件
CN111226314A (zh) 多层复合半导体基板结构及其制备方法
JP6146041B2 (ja) Iii族窒化物複合基板および積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200803

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200803

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200813

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6772711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250