JP6450919B2 - ダイヤモンド基板及びダイヤモンド基板の製造方法 - Google Patents

ダイヤモンド基板及びダイヤモンド基板の製造方法 Download PDF

Info

Publication number
JP6450919B2
JP6450919B2 JP2015560966A JP2015560966A JP6450919B2 JP 6450919 B2 JP6450919 B2 JP 6450919B2 JP 2015560966 A JP2015560966 A JP 2015560966A JP 2015560966 A JP2015560966 A JP 2015560966A JP 6450919 B2 JP6450919 B2 JP 6450919B2
Authority
JP
Japan
Prior art keywords
diamond
substrate
diamond substrate
crystal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015560966A
Other languages
English (en)
Other versions
JPWO2015119067A1 (ja
Inventor
英雄 会田
英雄 会田
浩司 小山
浩司 小山
憲次朗 池尻
憲次朗 池尻
聖祐 金
聖祐 金
矢口　洋一
洋一 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adamant Namiki Precision Jewel Co Ltd
Original Assignee
Adamant Namiki Precision Jewel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adamant Namiki Precision Jewel Co Ltd filed Critical Adamant Namiki Precision Jewel Co Ltd
Publication of JPWO2015119067A1 publication Critical patent/JPWO2015119067A1/ja
Application granted granted Critical
Publication of JP6450919B2 publication Critical patent/JP6450919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/274—Diamond only using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/279—Diamond only control of diamond crystallography
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、ダイヤモンド基板、及びダイヤモンド基板の製造方法に関するものである。
ダイヤモンドは究極の半導体基板として期待されている。その理由は、ダイヤモンドが高熱伝導率、高い電子・正孔移動度、高い絶縁破壊電界強度、低誘電損失、そして広いバンドギャップといった、半導体材料として他に類を見ない、優れた特性を数多く備えているためである。バンドギャップは約5.5ｅＶで、既存の半導体材料中では極めて高い値を有する。特に近年では、広いバンドギャップを活かした紫外発光素子や、優れた高周波特性を持つ電界効果トランジスタなどが開発されつつある。
ダイヤモンドを半導体基板として使用する場合、外形上、何らの曲率（即ち、反り）の無い平板な基板が、結晶軸の傾きが無いとの点から望ましいが、そのようなダイヤモンド基板を得るためには、現時点ではSiC単結晶成長用のRAF法を応用するしかない。RAF法とは、SiC単結晶のa面方向に成長を繰り返す成長方法であり、Repeated a-Face（RAF）法と呼ばれる。成長したインゴットからa面単結晶を切り出し、その面に成長させ、以後a面単結晶の切り出しとその面での成長を繰り返す。その後、インゴットから種結晶を切り出す。RAF法により得られるダイヤモンド基板は、現時点では最大でも10ｍｍ角程度である。
ダイヤモンドを半導体に利用することを考えると、数インチ径と云ったある程度の大きさが必要となる。その理由として、Si等の一般的な半導体の微細加工で使用される加工装置をダイヤモンドにも適用させる場合、数インチ未満の小型基板に適用することが困難だからである。
そこで、ある程度の大きさを有するダイヤモンドを成長させる方法として、幾つかのアイデアが提案されており、その中でも、複数の小型のダイヤモンド単結晶基板を並べたダイヤモンド単結晶成長方法（所謂、モザイク成長法。例えば特許文献１参照）や、単結晶の酸化マグネシウム（MgO）基板を下地基板として用い、その下地基板上にヘテロエピタキシャル成長法によりダイヤモンド膜を形成する製造方法（例えば、特許文献２参照）が有力な候補として挙げられる。
モザイク成長法は、複数のダイヤモンド単結晶基板をタイル状に並べ、そのダイヤモンド単結晶基板上に、新たにダイヤモンド単結晶をホモエピタキシャル成長させることで、大型のダイヤモンド単結晶基板を成長形成する手法である。しかしタイル状に並べたダイヤモンド単結晶基板どうしの結合境界上には、結晶品質の劣化した領域として、結合境界が発生する。従って、モザイク成長法で得られたダイヤモンド単結晶には、必ず結合境界が生じてしまう。
結合境界が発生する理由として、結合境界の領域では成長がランダムに発生し、様々な方向からのコアレッセンスが起こり、結合境界で大量の転位が発生するためである。この結合境界は目視でも確認できる程の明確な境界線となる。
結合境界の部分は、半導体デバイスの成長には使用できないため、モザイク成長法で得られるダイヤモンド単結晶基板の面積に対して、実際に使用可能な面積は限定されてしまう。
更に悪いことに、半導体デバイスの作製が可能なダイヤモンド単結晶基板の領域と、半導体デバイスチップの大きさが必ずしも一致しない。従って、このようなダイヤモンド単結晶基板に半導体デバイスを作製するプロセスでは、結合境界を避けるようにプロセスを進める必要がある。よって、半導体デバイス作製のプロセスが複雑になってしまう。
一方、前記ヘテロエピタキシャル成長法は、異なる物性を持つ材料からなる下地基板上に、ダイヤモンド基板となるダイヤモンド膜をエピタキシャル成長させる手法である。１つの下地基板上に１枚のダイヤモンド膜をエピタキシャル成長させるので、前記モザイク成長法のように複数のダイヤモンド単結晶基板どうしの結合境界が発生する虞が無い。
従って、モザイク結晶法及びヘテロエピタキシャル成長法の２つの方法のうち、半導体デバイスが作製可能な基板面積の制約を受けにくいという点で、ヘテロエピタキシャル成長法が特に有望である。
しかし下地基板とダイヤモンド間の格子定数及び熱膨張係数の相違により、成長形成されるダイヤモンド基板の結晶内部に応力が生じ、ダイヤモンド基板に反りやクラックが発生する。よって、ヘテロエピタキシャル成長法でもたやすく大型の基板が得られる訳ではない。
そこでヘテロエピタキシャル成長法でダイヤモンドに生ずる応力の低減に対し、いくつかの先行技術が報告されている（例えば、特許文献３参照）。
特許第３３８７１５４号公報 特許第５０６６６５１号公報 特開２００７−２８７７７１号公報
これらの先行技術を用いることで、現在までにヘテロエピタキシャル成長法で1.5インチのダイヤモンド基板が実現されているが、クラックが発生しない程度まで反りを抑え込むことによって達成している。しかし、仮にクラックの無い1.5インチダイヤモンド基板を達成しても、次工程の基板加工工程において、実基板表面と結晶面とにずれが発生して、オフ角度の面内分布が発生してしまう。
クラックが発生しないレベルまでダイヤモンド基板の反りを抑え込んでも、反りが解消される訳では無い。従って、反ったなりにダイヤモンド基板の加工を行っていかなければならず、結果的に実基板表面と結晶面とにずれが生じてしまう。つまりオフ角度の面内分布が生じる。
またヘテロエピタキシャル成長法では、下地基板とダイヤモンド間の格子定数及び熱膨張係数の相違が避けられない。従って図１２(a)に示すように、それらの相違により下地基板101とダイヤモンド102とが反った状態で、ダイヤモンド102から基板103を平板状に成形加工して取り出さなければならなかった。
反った状態では、ダイヤモンドの結晶面は曲率を有するため、結晶軸の傾きも均一に揃えることは出来ず、角度ずれが生じていた。そのダイヤモンドから取り出した基板は、図１２(b)に矢印で示すように、基板103の中心部から端部に行くに従い角度のずれが大きくなってしまい、結晶軸の角度を均一にすることが出来ず、結晶軸の角度ずれは改善されずにそのまま残存していた。
このような基板103の表面上に半導体膜を形成すると、その半導体膜の結晶軸が、基板103の結晶軸のずれの影響を受けてしまい、半導体膜の結晶軸の角度ずれが発生して半導体膜の特性の面内ばらつきが抑制出来なかった。
結晶軸の角度が揃っている場合、結晶欠陥の発生を抑制できるが、角度ずれを有するダイヤモンド基板の表面上に半導体膜を形成すると、その半導体膜の結晶軸が、ダイヤモンド基板の結晶軸のずれの影響を受けてしまい、半導体膜の結晶軸の角度ずれが発生して半導体膜の特性の面内ばらつきが抑制出来なかった。
本発明は、上記事情に鑑みてなされたものであり、結晶成長時に応力を解放することで、ダイヤモンド基板へのクラック発生を防止し、ダイヤモンド基板内部の結晶面の曲率を、０ｋｍ-1を超えて400ｋｍ-1以下に低減可能である、ダイヤモンド基板を提供することを課題とする。
また、結晶成長時に応力を解放することでダイヤモンド基板へのクラック発生を防止すると共に、ダイヤモンド基板内部の結晶面の曲率を、０ｋｍ-1を超えて400ｋｍ-1以下に収めたダイヤモンド基板の製造を可能にする、ダイヤモンド基板の製造方法の提供を課題とする。
前記課題は、以下の本発明により達成される。即ち、本発明のダイヤモンド基板は、ダイヤモンド単結晶から成り、外観上、表面及び裏面が平坦で平行に形成された平板型で１つの自立基板で、平面方向の形状が円形状又はオリフラ面が設けられた円形状であり、直径が0.4インチ以上８インチ以下であり、更にダイヤモンド基板の内部の結晶面が曲率を有しており、その曲率が０ｋｍ-1を超えて400ｋｍ-1以下であることを特徴とする。
本発明に係るダイヤモンド基板及びその製造方法では、ダイヤモンド基板層の成長時に、柱状ダイヤモンドを破壊することで、ダイヤモンド基板層を下地基板から分離する。よってダイヤモンド基板層で発生する応力が大きくなっても、柱状ダイヤモンドの破壊によりダイヤモンド基板層の応力が外部に解放される。従って、ダイヤモンド基板層での結晶歪みの発生が抑制され、ダイヤモンド基板層内部の結晶軸の角度ずれが抑制される。以上により、ダイヤモンド基板層内部の結晶面の曲率を一定範囲（０ｋｍ-1を超えて400ｋｍ-1以下）に収めることが可能になり、ダイヤモンド基板面内の結晶面の傾斜（オフ角度）の均一性を向上させることが出来る。
更に、ダイヤモンド基板の表面上に形成される半導体膜の結晶軸が、ダイヤモンド基板の結晶軸のずれから受ける影響を低減することが出来るため、半導体膜の結晶軸の角度ずれが低減され、半導体膜の特性の面内ばらつき発生を抑制することも可能となる。
また、柱状ダイヤモンドの破壊によりダイヤモンド基板層の応力が外部に解放されるため、ダイヤモンド基板層及びダイヤモンド基板へのクラック発生が防止される。
本実施形態に係るダイヤモンド基板の一例を示す、斜視図である。 本実施形態に係る下地基板を示す模式説明図である。 本実施形態のダイヤモンド層付き下地基板の状態を示す、模式説明図である。 複数の柱状ダイヤモンドが形成された下地基板を示す、模式図である。 複数の柱状ダイヤモンドが形成された下地基板を模式的に示す、斜視図である。 ダイヤモンド基板層が形成された、柱状ダイヤモンド付き下地基板を示す、模式図である。 ダイヤモンド基板層が形成された、柱状ダイヤモンド付き下地基板を模式的に示す、斜視図である。 引張り応力が発生して凸状に反った、ダイヤモンド基板層、下地基板、及び各柱状ダイヤモンドを示す模式説明図である。 柱状ダイヤモンドが破壊され、ダイヤモンド基板層と下地基板が分離される状態を示す模式図である。 複数の柱状ダイヤモンドが形成された下地基板の別形態を示す、模式図である。 本実施形態に係るダイヤモンド基板の結晶軸の角度の一例を示す、模式図である。 (a) ヘテロエピタキシャル成長法における、下地基板とダイヤモンドの状態を示す模式説明図である。（b）図１２(a)のダイヤモンドから取り出されたダイヤモンド基板の結晶軸の角度の一例を示す、模式図である。
以下、図１を参照して、本発明に係るダイヤモンド基板を詳細に説明する。本発明に係るダイヤモンド基板の平面方向の形状は特に限定されず、例えば方形等でも良い。しかし表面弾性波素子、サーミスタ、半導体デバイス等と云った用途の製造工程での使用が容易という観点から、円形状が好ましい。特に、図１に示すようにオリフラ面（オリエンテーションフラット面）が設けられた円形状が好ましい。
ダイヤモンド基板１の形状が円形状、または図１に示すようにオリフラ面が設けられた円形状の場合、直径は0.4インチ（約10ｍｍ）以上が大型化の観点から好ましい。更に実用的な基板での大型化という観点から、直径は２インチ（約50.8ｍｍ）以上が好ましく、３インチ（約76.2ｍｍ）以上であることがより好ましく、６インチ（約152.4ｍｍ）以上であることが更に好ましい。なおダイヤモンド基板１の寸法公差を考慮し、本願では、直径２インチに関しては50.8ｍｍの2％に当たる1.0ｍｍを減算した、直径49.8ｍｍ以上〜50.8ｍｍの範囲も２インチに該当すると定義する。
なお、直径の上限値は特に限定されないが、実用上の観点から８インチ（約203.2ｍｍ）以下が好ましい。また、一度に沢山の素子やデバイスを製造するために、直径２インチと同等以上の面積を有する、方形のダイヤモンド基板を用いても良い。
従って、ダイヤモンド基板１の表面２は、少なくとも0.78ｃｍ2の表面積を有する。更に、大型化という観点から、20ｃｍ2〜1297ｃｍ2までの表面積を有することが、より好ましい。
また、ダイヤモンド基板１の厚みtは任意に設定可能であるが、自立した基板として3.0ｍｍ以下であることが好ましく、素子やデバイスの製造ラインに用いるためには1.5ｍｍ以下であることがより好ましく、1.0ｍｍ以下が更に好ましい。一方、厚みtの下限値は特に限定されないが、ダイヤモンド基板１の剛性を確保して亀裂や断裂またはクラックの発生を防止するとの観点から、0.05ｍｍ以上であることが好ましく、0.3ｍｍ以上であることがより好ましい。
ここで本発明における「自立した基板」又は「自立基板」とは、自らの形状を保持できるだけでなく、ハンドリングに不都合が生じない程度の強度を有する基板を指す。このような強度を有するためには、厚みtは0.3ｍｍ以上とするのが好ましい。またダイヤモンドは極めて硬い材料なので、素子やデバイス形成後の劈開の容易性等を考慮すると、自立基板としての厚みtの上限は3.0ｍｍ以下が好ましい。なお、素子やデバイス用途として最も使用頻度が高く、且つ自立した基板の厚みとして、厚みtは0.5ｍｍ以上0.7ｍｍ以下（500μｍ以上700μｍ以下）が最も好ましい。
ダイヤモンド基板１を形成するダイヤモンド結晶は、ダイヤモンド単結晶が望ましい。ダイヤモンド単結晶は、Ｉａ型、ＩＩａ型、又はＩＩｂ型の何れでも良いが、ダイヤモンド基板１を半導体デバイスの基板として用いる場合は、結晶欠陥や歪の発生量の点から、Ｉａ型がより好ましい。更に、ダイヤモンド基板１は単一のダイヤモンド単結晶から形成することとし、表面２上に複数のダイヤモンド単結晶を結合した結合境界が無いこととする。
ダイヤモンド基板１の表面２には、ラッピング、研磨、又はCMP（Chemical Mechanical Polishing）加工が施される。一方、ダイヤモンド基板１の裏面には、ラッピングかつ／または研磨が施される。表面２の加工は、主に平坦な基板形状を達成するために施され、裏面の加工は、主に所望の厚みtを達成するために施される。更に表面２の表面粗さRaは、素子やデバイス形成が可能な程度が望ましいので、１ｎｍ未満に形成することが好ましく、より好ましくは、原子レベルで平坦となる0.1ｎｍ以下に形成することである。Raの測定は、表面粗さ測定機により行う。
ダイヤモンド基板１が単結晶の場合、その表面２の結晶面の面方位は、（１１１）、（１１０）、（１００）の何れでも良く、これら面方位に限定されない。但し、素子やデバイス形成、又はダイヤモンド単結晶の成長などの用途で最も用いられるとの点から、（１００）が好ましい。
更に本発明のダイヤモンド基板１では、表面２に現れない基板１内部の結晶面が、基板１の端部から中心部に亘って反っていて、曲率を有するものとする。即ちダイヤモンド基板１は外観上、表面２及び裏面が平坦で平行に形成された平板型に成形されているものの、基板１内部における結晶軸３は図１１に示すように、基板１の中心部から端部に行くに従い角度のずれが大きくなっている。本発明のダイヤモンド基板１では、このような基板１内部における結晶軸３の角度ずれを許容する。しかしながら、基板１内部の結晶面の曲率を一定範囲に収めることを特徴とする。基板１内部の結晶面は何れでも良いが、一例として（００１）が挙げられる。（００１）面は基板１の研磨が容易であり、微小角度で傾斜を付けることが容易となり、好ましい。
本発明では、表面２に現れない基板１内部の結晶面の曲率を、０ｋｍ-1を超えて1500ｋｍ-1以下とする。曲率を、０ｋｍ-1を超えて1500ｋｍ-1以下に収めることにより、基板１内部の結晶面の傾斜（オフ角度）の均一性を向上させることが可能となる。特に、素子やデバイス形成又はダイヤモンド単結晶の成長などの用途で最も用いられる、厚みtが0.5ｍｍ以上0.7ｍｍ以下のダイヤモンド基板において効果を有する。従って、表面２上に形成される半導体膜の結晶軸が、ダイヤモンド基板１の結晶軸のずれから受ける影響を低減することが出来る。更に、半導体膜の結晶軸の角度ずれが低減され、半導体膜の特性の面内ばらつき発生を抑制することも可能となる。1500ｋｍ-1超では前記均一性は図ることは出来ない。
更に、半導体膜の結晶軸の角度ずれが低減されることにより、角度ずれにより発生する半導体膜の凹凸も低減され、その凹凸により発生する欠陥も低減される。また、基板１の表面２における結晶軸３の角度ずれも低減されるため、表面２上の凹凸発生も抑制され、表面２の結晶欠陥も抑制されて表面欠陥密度も低減される。なお曲率は、原子間力顕微鏡（AFM：Atomic Force Microscope）やＸ線回折（X-ray diffraction）などにより測定する。
更に基板１内部の結晶面の曲率を、０ｋｍ-1を超えて400ｋｍ-1以下とすることにより、例えば２インチの直径を有するダイヤモンド基板１両端間における基板１内部の結晶面の傾斜角度を１°程度まで低減することが可能となる。従って、傾斜（オフ角度）の均一性をより向上させることが出来る。
更に基板１内部の結晶面の曲率を、０ｋｍ-1を超えて200ｋｍ-1以下とすることにより、例えば２インチの直径を有するダイヤモンド基板１両端間における基板１内部の結晶面の傾斜角度を0.5°程度まで低減することが可能となる。従って、傾斜（オフ角度）の均一性を更に向上させることが出来る。
次に、図２〜図９を参照して、本発明に係るダイヤモンド基板の製造方法を詳細に説明する。まず、図２に示すように下地基板４を用意する。下地基板４の材質は、例えば、酸化マグネシウム（MgO）、酸化アルミニウム（α−Al2O3：サファイア）、Si、石英、白金、イリジウム、チタン酸ストロンチウム（SrTiO3）等が挙げられる。
その中でも特にMgO単結晶基板と酸化アルミニウム（サファイア）単結晶基板は、熱的に極めて安定しており、８インチ（約203.2ｍｍ）までの直径の基板が出ているため、簡単に入手可能との理由から、ダイヤモンド単結晶成長用の下地基板として好ましい。
また下地基板４は、少なくとも片面4aが鏡面研磨されたものを用いる。後述するダイヤモンド層の成長工程において、ダイヤモンド層は鏡面研磨された面側（片面4aの面上）に成長形成される。なお、必要に応じて片面4a及び裏面4bが鏡面研磨された下地基板を用いても良く、この場合何れか一方の面をダイヤモンド層の成長面として任意に利用できる。
鏡面研磨は、少なくとも片面4a上でダイヤモンド層が成長可能な程度まで平滑となるように行われれば良く、目安としては表面粗さRaで10ｎｍ以下まで研磨することが好ましい。片面4aのRaが10ｎｍを超えると、片面4a上に成長させるダイヤモンド層の品質悪化を招いてしまう。更に、片面4a上にはクラックが無いものとする。Raの測定は、表面粗さ測定機により行う。
更に、下地基板４にMgO単結晶基板を用いる場合、ダイヤモンド層の成長面として好ましくは（００１）が挙げられる。しかし、（００１）以外の面も使用可能である。
下地基板４の平面方向の形状は特に限定されず、例えば円形状や方形でも良い。なお、下地基板４が円形状の場合、直径は0.4インチ（約10ｍｍ）以上が大型化の観点から好ましい。更に実用的な大型化という観点から、下地基板４の直径は２インチ（約50.8ｍｍ）以上であることが好ましく、３インチ（約76.2ｍｍ）以上であることがより好ましく、６インチ（約152.4ｍｍ）以上であることが更に好ましい。なお、直径の上限値は特に限定されないが、実用上の観点から８インチ以下が好ましい。なお下地基板４の寸法公差を考慮し、本願では、直径２インチに関しては50.8ｍｍの2％に当たる1.0ｍｍを減算した、直径49.8ｍｍ以上〜50.8ｍｍの範囲も２インチに該当すると定義する。
一方、下地基板４が方形の場合は大型化という観点から、10ｍｍ×10ｍｍ以上であることが好ましく、50ｍｍ×50ｍｍ以上であることがより好ましく、75ｍｍ×75ｍｍ以上であることが更に好ましい。なお、寸法の上限値は実用上の観点から、200ｍｍ×200ｍｍ以下が好ましい。
従って、下地基板４の表面は、少なくとも１ｃｍ2の表面積を有する。更に、大型化という観点から、20ｃｍ2〜1297ｃｍ2までの表面積を有することが、より好ましい。
また下地基板４の厚みd4は、3.0ｍｍ以下であることが好ましく、1.5ｍｍ以下であることがより好ましく、1.0ｍｍ以下であることが更に好ましい。厚みd4の下限値は特に限定されないが、下地基板４の剛性を確保する観点から0.05ｍｍ以上であることが好ましく、0.4ｍｍ以上であることがより好ましい。なお下地基板４の平面方向の形状が円形状で、直径が10ｍｍ以上150ｍｍ以下のときは、厚みd4は0.3ｍｍ以上であることが好ましく、直径が150ｍｍを超えるときは、厚みd4は0.6ｍｍ以上が好ましい。
下地基板４を用意したら、次に片面4aに図３に示すようにダイヤモンド単結晶から成るダイヤモンド層９を成長させて形成する。ダイヤモンド層９の成長方法は特に限定されず、公知の方法が利用できる。成長方法の具体例としては、パルスレーザ蒸着（PLD：Pulsed Laser Deposition）法や、化学気相蒸着法（CVD：Chemical Vapor Deposition）法等の気相成長法等を用いることが好ましい。
ダイヤモンド層９の成長前には下地基板４のサーマルクリーニングを行い、次にダイヤモンド層９を成長させる。前記PLD法としては、実質的に酸素からなるガス雰囲気下で、グラファイト、アモルファスカーボン又はダイヤモンドを含有するターゲットに対し、レーザスパッタリングを行ってターゲットから炭素を飛散させ、下地基板４の片面4a上にダイヤモンド層９を成長させる。また、炉内圧力は1.33×10-4Ｐａ〜133.32Ｐａ、下地基板４の温度は300℃〜1000℃、ターゲットと下地基板４との間の距離は10ｍｍ〜100ｍｍの範囲であることが好ましい。
前記CVD法としては、CVD成長炉内に下地基板４を配置し、下地基板４の片面4a上にCVDダイヤモンド単結晶を成長させる。成長方法は、直流プラズマ法、熱フィラメント法、燃焼炎法、アークジェット法等が利用可能であるが、不純物の混入が少ない高品質なダイヤモンドを得るためにはマイクロ波プラズマ法が好ましい。
マイクロ波プラズマCVDによるダイヤモンド層９のエピタキシャル成長では、原料ガスとして水素、炭素を含む気体を使用する。水素、炭素を含む気体としてメタン／水素ガス流量比0.001％〜30％でメタンを成長炉内に導入する。炉内圧力は約1.3×103Ｐａ〜1.3×105Ｐａに保ち、周波数2.45ＧＨｚ（±50ＭＨｚ）、或いは915ＭＨｚ（±50ＭＨｚ）のマイクロ波を電力100Ｗ〜60ｋＷ投入することによりプラズマを発生させる。そのプラズマによる加熱で温度を700℃〜1300℃に保った下地基板４の片面4a上に活性種を堆積させて、CVDダイヤモンドを成長させる。
なおダイヤモンド層９の成長前に、前処理として下地基板４の面上に、イリジウム（Ir）単結晶膜を成膜し、そのIr単結晶膜の上にダイヤモンド層９を成長形成しても良い。
図６に示すダイヤモンド層９の厚みd9は、形成しようとする柱状ダイヤモンドの高さ分となるように設定し、30μｍ以上500μｍ以下の厚みで成長することが好ましい。
次にダイヤモンド層９から、複数の柱状ダイヤモンド11を形成する。その形成には、エッチングやフォトリソグラフィ、レーザ加工等で柱状ダイヤモンド11を形成すれば良い。
下地基板４に対してダイヤモンド層９はヘテロエピタキシャル成長により形成されるため、ダイヤモンド層９には結晶欠陥が多く形成されるものの、複数の柱状ダイヤモンド11とすることにより欠陥を間引くことが可能となる。
次に、柱状ダイヤモンド11の先端に、ダイヤモンド基板層12を成長させて形成する。各柱状ダイヤモンド11の先端からダイヤモンド単結晶を成長させることにより、どの柱状ダイヤモンド11からも均等にダイヤモンド単結晶の成長を進行させることが出来る。そして、各柱状ダイヤモンド11の高さ方向に対して横方向に成長させることにより、同じタイミングで各柱状ダイヤモンド11から成長されたダイヤモンド単結晶のコアレッセンス（coalescence）を開始させることが可能となる。
各柱状ダイヤモンド11から成長させたダイヤモンド単結晶どうしをコアレッセンスすることでダイヤモンド基板層12を製造する。下地基板４の径に応じて、形成できる柱状ダイヤモンド11の本数も変わり、下地基板４の径が大きくなるに伴い柱状ダイヤモンド11の本数も増やすことが出来る。従って0.4インチの下地基板からは0.4インチのダイヤモンド基板層を作製することが可能となり、８インチの下地基板からは８インチのダイヤモンド基板層を作製することが可能となる。
更に各柱状ダイヤモンド11間のピッチを、ダイヤモンド単結晶の核どうしの成長と同じ間隔（ピッチ）に設定して、各柱状ダイヤモンドからダイヤモンド単結晶を成長させることにより、ダイヤモンド基板層12の表面の品質が改善される。なお、柱状ダイヤモンド11の直径とピッチをそれぞれ10μｍ以下に設定することにより、ダイヤモンド基板層12の表面の品質が改善される。
各柱状ダイヤモンド11間のピッチの値に関しては適宜選択可能である。しかしながら、各柱状ダイヤモンド11から成長したダイヤモンド単結晶のコアレッセンスが、同じタイミングで開始するかどうかとの観点から、ピッチの値を適宜選択すれば良い。
ダイヤモンド基板層12の形成後、柱状ダイヤモンド11部分でダイヤモンド基板層12を下地基板４から分離する。柱状ダイヤモンド11部分で分離させるためには、柱状ダイヤモンド11部分に何らかの力を加える必要がある。本発明ではダイヤモンド基板層12の成長時に、下地基板４とダイヤモンド基板層12に発生する反りにより柱状ダイヤモンド11に応力を発生させ、その応力により柱状ダイヤモンド11を破壊し、ダイヤモンド基板12を下地基板４から分離する。
例えば、図８に示すようにMgO単結晶製の下地基板４は、その熱膨張係数及び格子乗数がダイヤモンド単結晶製のダイヤモンド基板層12のそれよりも大きい。従って、ダイヤモンド基板層12の成長後の冷却時において、ダイヤモンド基板層12側に中心部から端部側に向かって、矢印で示すように引張り応力が発生する。引張り応力は、下地基板４とダイヤモンド基板層12との格子定数差によって発生する応力、及び／又は、下地基板４とダイヤモンド基板層12との熱膨張係数差によって発生する。その結果、図８に示すようにダイヤモンド基板層12側が凸状となるように、ダイヤモンド基板層12、下地基板４、及び各柱状ダイヤモンド11全体が大きく反る。
更に、各柱状ダイヤモンド11に大きな引張り応力が加わり、各柱状ダイヤモンド11にクラックが発生する。このクラック発生が進行することにより、図９に示すように柱状ダイヤモンド11が破壊され、ダイヤモンド基板層12が下地基板４から分離される。
ダイヤモンド基板層12の大型化に伴い、ダイヤモンド基板層12で発生する応力が大きくなっても、柱状ダイヤモンド11の破壊によりダイヤモンド基板層12の応力が外部に解放される。従って、ダイヤモンド基板層12へのクラック発生が防止され、この点でも大型のダイヤモンド基板１の製造を可能としている。
更に、下地基板４とダイヤモンド基板層12との格子定数差によって発生する応力、及び／又は、下地基板４とダイヤモンド基板層12との熱膨張係数差によって発生する応力を分離に用いることにより、ダイヤモンド基板層12の成長後に別途、分離のための装置や器具または工程が不必要となる。従って、ダイヤモンド基板１の製造工程の簡略化および分離工程の容易化が可能になる。
なお、柱状ダイヤモンド11の高さ方向を、ダイヤモンド層９及び各柱状ダイヤモンド11を形成するダイヤモンド単結晶の（００１）面に対して、垂直な方向に設定することにより、応力付加による柱状ダイヤモンド11の破壊が円滑に進行するので好ましい。
また、図６に示すダイヤモンド層９の厚みd9は、形成しようとする柱状ダイヤモンドの高さ分となるように設定し、30μｍ以上500μｍ以下の厚みで成長することが好ましい。なお図１０に示すように、厚みd9の底部の一部厚みに相当するダイヤモンド層９を残して、柱状ダイヤモンド11を形成しても良い。
図４〜図１０における各柱状ダイヤモンド11のアスペクト比は、ダイヤモンド基板層12の成長時に各柱状ダイヤモンド11が埋まり切らないような値とし、具体的には５以上が望ましい。
柱状ダイヤモンド11の断面形状は、方形でも円形状でも良い。しかし、柱状ダイヤモンド11は応力が印加された際に、速やかに破壊される必要がある。以上の点を考慮すると、柱状ダイヤモンド11の断面形状は円形状（即ち、柱状ダイヤモンド11が円柱状）の方が、応力が円周方向に亘って均等に掛かるため、各柱状ダイヤモンド11の破壊を均一に出来る。従って、破壊不均一によるダイヤモンド基板層12への亀裂や断裂またはクラック発生などを防止することが出来るため、円形状がより好ましい。
更に、各柱状ダイヤモンド11の直径は、サブミクロン〜５μｍ程度と設定し、高さ方向において柱状ダイヤモンドの中心部分の直径を、先端部分の直径よりも細く形成することが、柱状ダイヤモンド11の破壊をより容易に且つ円滑に進行可能となり、好ましい。
下地基板４からダイヤモンド基板層12を分離後、ダイヤモンド基板層12を研磨して残存する柱状ダイヤモンド11を除去し、スライス、及び円抜き加工して円板を切り出す。更に、その円板にラッピング、研磨、CMP等の種々の加工、及び必要に応じて鏡面研磨を施すことにより、ダイヤモンド基板層12からダイヤモンド基板１を製造する。従って、ダイヤモンド基板層12の厚みd12は、研磨代等を考慮し、前記tよりも若干厚く設定する。研磨代としては、ダイヤモンドは最高硬度を有する材料なので研磨工程の困難さから見てなるべく薄く設定することが好ましく、一例として、50μｍとすれば良い。
以上、本発明に係るダイヤモンド基板１の製造方法では、ダイヤモンド基板層12の成長時に、柱状ダイヤモンド11を破壊することで、ダイヤモンド基板層12を下地基板４から分離している。よってダイヤモンド基板層12で発生する応力が大きくなっても、柱状ダイヤモンド11の破壊によりダイヤモンド基板層12の応力が外部に解放される。従って、ダイヤモンド基板層12での結晶歪みの発生が抑制され、ダイヤモンド基板層12内部の結晶軸の角度ずれが抑制される。以上により、ダイヤモンド基板層12内部の結晶面の曲率を一定範囲（０ｋｍ-1を超えて1500ｋｍ-1以下）に収めることが可能になり、ダイヤモンド基板１面内の結晶面の傾斜（オフ角度）の均一性を向上させることが出来る。
また、柱状ダイヤモンド11の破壊によりダイヤモンド基板層12の応力が外部に解放されるため、ダイヤモンド基板層12及びダイヤモンド基板１へのクラック発生が防止される。
１ ダイヤモンド基板
２ ダイヤモンド基板の表面
３ ダイヤモンド基板内部の結晶軸
４ 下地基板
4a 下地基板の片面
4b 下地基板の裏面
９ ダイヤモンド層
11 柱状ダイヤモンド
12 ダイヤモンド基板層
t ダイヤモンド基板の厚み
d4 下地基板の厚み
d9 ダイヤモンド層の厚み
d12 ダイヤモンド基板層の厚み

Claims (8)

  1. ダイヤモンド基板はダイヤモンド単結晶から成り、
    外観上、表面及び裏面が平坦で平行に形成された平板型で１つの自立基板で、
    平面方向の形状が円形状又はオリフラ面が設けられた円形状であり、
    直径が0.4インチ以上８インチ以下であり、
    更にダイヤモンド基板の内部の結晶面が曲率を有しており、その曲率が０ｋｍ-1を超えて400ｋｍ-1以下であることを特徴とするダイヤモンド基板。
  2. 前記曲率が０ｋｍ-1を超えて200ｋｍ-1以下であることを特徴とする請求項１記載のダイヤモンド基板。
  3. 前記結晶面が（００１）であることを特徴とする請求項１又は２に記載のダイヤモンド基板。
  4. 前記ダイヤモンド基板の表面の表面粗さRaが、１ｎｍ未満であることを特徴とする請求項１〜３の何れかに記載のダイヤモンド基板。
  5. 前記表面粗さRaが、0.1ｎｍ以下であることを特徴とする請求項４記載のダイヤモンド基板。
  6. 前記ダイヤモンド基板の厚みが、0.05ｍｍ以上3.0ｍｍ以下であることを特徴とする請求項１〜５の何れかに記載のダイヤモンド基板。
  7. 前記厚みが、0.3ｍｍ以上3.0ｍｍ以下であることを特徴とする請求項６に記載のダイヤモンド基板。
  8. 前記ダイヤモンド基板の厚みが0.5ｍｍ以上0.7ｍｍ以下であることを特徴とする請求項６又は７に記載のダイヤモンド基板。
JP2015560966A 2014-02-05 2015-02-02 ダイヤモンド基板及びダイヤモンド基板の製造方法 Active JP6450919B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014020565 2014-02-05
JP2014020565 2014-02-05
PCT/JP2015/052792 WO2015119067A1 (ja) 2014-02-05 2015-02-02 ダイヤモンド基板及びダイヤモンド基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017163820A Division JP6450920B2 (ja) 2014-02-05 2017-08-29 ダイヤモンド基板及びダイヤモンド基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015119067A1 JPWO2015119067A1 (ja) 2017-03-23
JP6450919B2 true JP6450919B2 (ja) 2019-01-16

Family

ID=53777872

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015560966A Active JP6450919B2 (ja) 2014-02-05 2015-02-02 ダイヤモンド基板及びダイヤモンド基板の製造方法
JP2017163820A Active JP6450920B2 (ja) 2014-02-05 2017-08-29 ダイヤモンド基板及びダイヤモンド基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017163820A Active JP6450920B2 (ja) 2014-02-05 2017-08-29 ダイヤモンド基板及びダイヤモンド基板の製造方法

Country Status (6)

Country Link
US (2) US10246794B2 (ja)
EP (1) EP3103898A4 (ja)
JP (2) JP6450919B2 (ja)
KR (1) KR102106425B1 (ja)
CN (1) CN105705683B (ja)
WO (1) WO2015119067A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107923066A (zh) * 2015-07-31 2018-04-17 安达满纳米奇精密宝石有限公司 金刚石基板和金刚石基板的制造方法
JP2017160088A (ja) * 2016-03-10 2017-09-14 並木精密宝石株式会社 ダイヤモンド基板及びダイヤモンド基板の製造方法
JP6772711B2 (ja) * 2016-09-20 2020-10-21 住友電気工業株式会社 半導体積層構造体および半導体デバイス
JP7477130B2 (ja) * 2018-03-29 2024-05-01 Ｏｒｂｒａｙ株式会社 ダイヤモンド結晶
JPWO2020230602A1 (ja) 2019-05-10 2020-11-19

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270077A (en) * 1991-12-13 1993-12-14 General Electric Company Method for producing flat CVD diamond film
JP2767514B2 (ja) * 1992-03-24 1998-06-18 株式会社半導体エネルギー研究所 ダイヤモンド薄膜及びその作成方法
US5443032A (en) * 1992-06-08 1995-08-22 Air Products And Chemicals, Inc. Method for the manufacture of large single crystals
JP3387154B2 (ja) 1993-06-30 2003-03-17 住友電気工業株式会社 ダイヤモンド単結晶
JPH06247793A (ja) 1993-02-22 1994-09-06 Sumitomo Electric Ind Ltd 単結晶ダイヤモンドおよび製造法
JP3774904B2 (ja) * 1994-01-27 2006-05-17 住友電気工業株式会社 平坦なダイヤモンド膜の合成法とダイヤモンド自立膜及びダイヤモンド膜の研磨方法
US5507987A (en) * 1994-04-28 1996-04-16 Saint Gobain/Norton Industrial Ceramics Corp. Method of making a free-standing diamond film with reduced bowing
JP3653758B2 (ja) * 1994-11-07 2005-06-02 住友電気工業株式会社 自立したダイヤモンドウェハーおよびその製造方法
US6077787A (en) 1995-09-25 2000-06-20 Board Of Trustees Operating Michigan State University Method for radiofrequency wave etching
JP4082769B2 (ja) * 1998-01-16 2008-04-30 株式会社神戸製鋼所 ダイヤモンド膜の形成方法
JP4356808B2 (ja) * 2002-06-07 2009-11-04 日本電信電話株式会社 ダイヤモンド単結晶成長方法
JP2004111704A (ja) * 2002-09-19 2004-04-08 Mitsubishi Electric Corp メンブレンマスクの製法および該製法を用いたメンブレンマスク
GB0317854D0 (en) * 2003-07-30 2003-09-03 Element Six Ltd Method of manufacturing diamond substrates
TWI262853B (en) 2005-04-27 2006-10-01 Kinik Co Diamond substrate and method for fabricating the same
GB2436398B (en) 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
JP5066651B2 (ja) 2006-03-31 2012-11-07 今井 淑夫 エピタキシャルダイヤモンド膜下地基板の製造方法およびこの下地基板を使用するエピタキシャルダイヤモンド膜の製造方法
JP2007287771A (ja) 2006-04-13 2007-11-01 Fujifilm Corp ヘテロエピタキシャル膜基板、及びデバイス
JP4789009B2 (ja) 2007-01-16 2011-10-05 住友電気工業株式会社 ダイヤモンド基板およびその製造方法
JP2010222172A (ja) * 2009-03-23 2010-10-07 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド薄膜及びその製造方法
JP5468528B2 (ja) * 2010-06-28 2014-04-09 信越化学工業株式会社 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
JP2012031000A (ja) * 2010-07-29 2012-02-16 Kobe Steel Ltd 配列化ダイヤモンド膜およびその製造方法
JP5929520B2 (ja) * 2012-05-30 2016-06-08 住友電気工業株式会社 ダイヤモンド系膜の製造方法およびそれに用いられる複合基板
GB2510468B (en) * 2012-12-18 2016-06-08 Element Six Ltd Substrates for semiconductor devices
JP2014178456A (ja) * 2013-03-14 2014-09-25 Pixtronix Inc 表示装置及びその製造方法
CN105579624B (zh) * 2013-09-30 2019-03-26 安达满纳米奇精密宝石有限公司 金刚石基板及金刚石基板的制造方法

Also Published As

Publication number Publication date
US10619267B2 (en) 2020-04-14
EP3103898A4 (en) 2017-08-16
US20170009377A1 (en) 2017-01-12
CN105705683A (zh) 2016-06-22
US20190136410A1 (en) 2019-05-09
JP6450920B2 (ja) 2019-01-16
CN105705683B (zh) 2019-05-17
KR20160119068A (ko) 2016-10-12
EP3103898A1 (en) 2016-12-14
WO2015119067A1 (ja) 2015-08-13
JP2017214284A (ja) 2017-12-07
US10246794B2 (en) 2019-04-02
JPWO2015119067A1 (ja) 2017-03-23
KR102106425B1 (ko) 2020-05-04

Similar Documents

Publication Publication Date Title
JP6142145B2 (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP6450920B2 (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP5377212B2 (ja) 単結晶ダイヤモンド基板の製造方法
JP6679022B2 (ja) ダイヤモンド基板の製造方法
US10100435B2 (en) Method for manufacturing diamond substrate
JP7161158B2 (ja) ダイヤモンド基板層の製造方法
JP7226722B2 (ja) ダイヤモンド基板
JP2020059648A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP5545567B2 (ja) 単結晶ダイヤモンド成長用の基材及び単結晶ダイヤモンドの製造方法
US20180190774A1 (en) Diamond substrate and method for producing the same
JP2017160088A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP7487702B2 (ja) 単結晶ダイヤモンド基板の製造方法
JP2018030750A (ja) Ｎｉ薄膜付結晶基板
JP2017160089A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP2017214249A (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160923

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181108

R150 Certificate of patent or registration of utility model

Ref document number: 6450919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250