CN102468385B - 复合基板及复合基板的制造方法 - Google Patents

复合基板及复合基板的制造方法 Download PDF

Info

Publication number
CN102468385B
CN102468385B CN201110370293.9A CN201110370293A CN102468385B CN 102468385 B CN102468385 B CN 102468385B CN 201110370293 A CN201110370293 A CN 201110370293A CN 102468385 B CN102468385 B CN 102468385B
Authority
CN
China
Prior art keywords
substrate
base plate
composite base
metal film
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110370293.9A
Other languages
English (en)
Other versions
CN102468385A (zh
Inventor
多井知义
堀裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN102468385A publication Critical patent/CN102468385A/zh
Application granted granted Critical
Publication of CN102468385B publication Critical patent/CN102468385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laminated Bodies (AREA)
  • Ceramic Products (AREA)

Abstract

针对于粘接由第13族氮化物构成的第1基板和由陶瓷构成的第2基板而成的复合基板，在改善放热性的同时简化其制造时的制造时工序。包括(c)在陶瓷构成的第2基板(12)的表面(12a)形成金属膜(23)，(d)介由该金属膜(23)接合由第13族氮化物构成的第1基板(21)和第2基板(12)。由于一般金属膜(23)相比于氧化膜，其热传导率高，因此，相比于介由氧化膜接合第1基板(21)和第2基板(12)的情况，其可以得到放热性好的复合基板(10)。此外，由于不使用氧化膜，故不需要向外扩散的工序，进而简化工序。

Description

复合基板及复合基板的制造方法
技术领域
本发明涉及复合基板及复合基板的制造方法。
背景技术
历来，粘接由氮化镓等第13族氮化物构成的基板和基底基板而成的复合基板，被用于蓝色LED、白色LED、青紫色半导体激光器以及功率半导体等半导体设备的制造中。例如，专利文献1中，作为这样的复合基板的制造方法，记载有介由氧化膜粘接氮化镓基板和基底基板的方法。具体地，首先准备氮化镓基板和由蓝宝石、碳化硅、氧化铝等构成的基底基板。然后，在氮化镓基板上注入氢离子而形成离子注入层，在基底基板的表面形成氧化膜。接着，对氮化镓基板的背面和氧化膜的表面进行研磨后，介由氧化膜粘接两基板。最后，用离子注入层剥离氮化镓基板作成复合基板。如上所述，通过研磨氧化膜，介由该氧化膜粘接基板，可获得充分的粘合力。
另，专利文献1的复合基板的制造方法中，通过形成离子注入层而剥离氮化镓基板，将复合基板上残留的氮化镓基板作成所希望的厚度。其理由是由于剥离下的氮化镓也可用于另一复合基板的制造，相比于通过研磨来达到所希望厚度的情况，可使高价的氮化镓有用武之地。对于如上通过离子注入的基板剥离，在专利文献2或非专利文献1中也有记载。特别是在专利文献2中，记载有采用离子注入，由离子通过引起降低的氮化镓基板的晶体性的恢复方法。具体地，是在含氮气体的氛围下，能通过在700℃以上锻烧来恢复晶体性。
此外，专利文献1所记载的复合基板的制造方法中，记载有介由氧化膜粘接氮化镓基板和基底基板后，通过在非氧化性氛围中加热到900℃以上，使氧化膜向外扩散以使其变薄。据此，可使由氧化膜的热传导率低，对复合基板的放热性产生的坏影响降到最低限度。
【专利文献1】日本专利特开2007-227415号公报
【专利文献2】日本专利特开2010-045098号公报
【非专利文献1】Transfersof2-inchGaNfilmsontosapphiresubstratesusingSmartCuttechnologyELECTRONICSLETTERS26th，May2005，Vol.41、No.11
发明内容
但是，专利文献1中记载的复合基板，即使向外扩散，氧化膜变薄，仍然存在无法完全解决由氧化膜引起的放热性恶化的问题。此外，还存在着由于需要向外扩散使氧化膜变薄，工序变得复杂的问题。
本发明鉴于上述课题而完成，其主要目的是针对于粘接由第13族氮化物构成的第1基板和由陶瓷构成的第2基板而成的复合基板，在改善放热性的同时简化制造时的工序。
本发明人为了达到上述目的，采取了以下方法。
本发明的复合基板的制造方法，包含以下工序：
(a)准备由第13族氮化物构成的第1基板和由陶瓷构成的第2基板的工序，
(b)在所述第1基板的背面注入氢离子或者稀有气体离子、于该第1基板内部形成离子注入层的工序，
(c)所述第1基板的背面和所述第2基板的表面之中，至少在该第2基板的表面通过物理蒸镀法或者化学蒸镀法形成金属膜的工序，
(d)介由所述金属膜接合所述第1基板的背面和所述第2基板的表面的工序，
(e)从所述第1基板中的所述离子注入层剥离该第1基板表面侧的工序。
本发明的复合基板的制造方法中，由第13族氮化物构成的第1基板的背面和由陶瓷构成的第2基板的表面之中，至少在第2基板的表面通过物理蒸镀法或者化学蒸镀法形成金属膜。然后，介由该金属膜接合第1基板和第2基板。由于金属膜相比于一般氧化膜，其热传导率高，因此，相比于介由氧化膜进行接合的情况，其可以得到放热性好的复合基板。此外，由于不使用氧化膜，故不需要向外扩散的工序。据此，针对于粘接由第13族氮化物构成的第1基板和由陶瓷构成的第2基板而成的复合基板，可以在改善放热性的同时简化制造时的工序。另，工序(c)中仅在第2基板的表面形成金属膜时，优选工序(d)中对第1基板的背面和金属膜的表面进行镜面研磨之后再进行接合。同样，工序(c)中同时在第1基板的背面和第2基板的表面形成金属膜时，优选工序(d)中对第1基板上形成的金属膜的表面和第2基板上形成的金属膜的表面进行镜面研磨之后再进行接合。通过上述的预先对接合面的两面均进行镜面研磨，可以提高接合的粘合力。
在本发明的复合基板的制造方法中，上述金属膜也可由钼、钨、铜、金、钽、铬、铁、镍、铂的任意一个以上构成。此外，上述第1基板也可为氮化镓。进一步，上述第2基板也可为氮化铝或者碳化硅。在使用氮化镓作为第1基板，氮化铝或者碳化硅作为第2基板时，由于两者的热膨胀系数近，可防止热处理时的复合基板的弯曲或断裂。
本发明的复合基板，具备以下构件：
由第13族氮化物构成的第1基板和
由陶瓷构成的第2基板和
接合上述第1基板和上述第2基板的金属膜。
本发明的复合基板由上述本发明的复合基板的制造方法获得。由于该复合基板介由金属膜接合第1基板和第2基板，故相比于介由氧化膜接合的复合基板，其放热性好，制造时的工序也简单。
在本发明的复合基板中，上述金属膜可由钼、钨、铜、金、钽、铬、铁、镍、铂的任意一个以上构成。此外，上述第1基板也可为氮化镓。进一步，上述第2基板可为氮化铝或者碳化硅。在使用氮化镓作为第1基板，氮化铝或者碳化硅作为第2基板时，由于两者的热膨胀系数近，可防止热处理时的复合基板的弯曲或断裂。
附图说明
【图1】是复合基板10的模式截面示意图。
【图2】是复合基板10的制造工序的模式截面示意图。
【图3】是变形例中工序(c)的形态模式截面示意图。
符号说明
10复合基板；11、21第1基板；11a、21a表面；21c离子注入层
11b、21b背面；12第2基板；12a表面；13、23、23a、23b金属膜。
具体实施方式
接下来，基于附图对本发明的实施方式进行说明。图1是本实施方式的复合基板10的模式截面示意图。该复合基板10由第1基板11、第2基板12、粘合第1基板11和第2基板12的金属膜13构成。
第1基板11为由第13族氮化物构成的基板，例如为由氮化镓构成的基板。该第1基板11的大小无特别限制，但例如，直径为50～100mm，厚度为0.1～3μm。对于第1基板11的表面11a的表面粗糙度，为了能在表面上制作半导体设备，优选例如轮廓算术平均偏差Ra为0.1～3nm。
第2基板12为介由金属膜13接合于第1基板11、由陶瓷构成的基板。该第2基板12作为基底基板，具有使复合基板10易于处理或保护第1基板11的功能。陶瓷的材质优选杨氏模量为150GPa以上的物质。此外，为了提高放热性，优选热传导率高的物质(例如100W/m·K以上)。具体的材质无特别限制，可列举氮化铝、碳化硅、氮化硅等。进一步，为了防止热处理时的复合基板10的弯曲或断裂，优选热膨胀系数与第1基板11相近的物质。例如，当第1基板11为氮化镓时，优选第2基板12由氮化铝或者碳化硅构成。该第2基板12的大小无特别限制，但例如，直径为50～100mm，厚度为300～500μm。
金属膜13用于粘合第1基板11的背面11b和第2基板12的表面12a。作为金属膜13的材质，为了提高放热性，优选热传导率高的物质(例如50W/m·K以上)。更优选热传导率为100W/m·K以上的材质。此外，在后述的复合基板10的制造工序中，优选可以进行镜面研磨(例如，轮廓算术平均偏差Ra变为1nm以下即可研磨)。进一步，为了能经受住后述复合基板10的制造工序或其后的半导体制造工序，优选耐热温度在1000℃以上。虽无特别限制，但满足这些条件的金属膜13的材质可列举钼、钨、铜、金、钽、铬、铁、镍、铂。另，当第1基板11为氮化镓时，为了第1基板11与金属膜13的热膨胀系数变得相近，故特别优选上述金属膜13的材质中的金和铬之外的材质。金属膜13的厚度无特别限制，例如，为0.01～2μm。金属膜13的厚度也可为0.1～2μm。此外，金属膜13也可由钼、钨、铜、金、钽、铬、铁、镍、铂的任意一个以上构成。例如，金属膜13为重叠多个不同材质的层而得到的膜，各层可分别由钼、钨、铜、金、钽、铬、铁、镍、铂的任意一个以上构成。例如，金属膜13也可由铬的基底层及其上形成的金层构成。
复合基板10可用于蓝色LED、白色LED、青紫色半导体激光器及功率半导体等半导体设备。例如，照明用的LED设备可按如下作成。首先，在该复合基板10的第1基板11的表面11a上，通过MOCVD(有机金属化学沉积)法或MBE(分子束外延)法形成第13族氮化物半导体的外延层，同时通过蒸镀法形成电极，作成大量LED芯片的集合体的LED晶片。接着，将该LED晶片经由切割切成一片一片，获得LED芯片。再将该LED芯片粘合于基板上，通过电缆接合形成用于发光的线路之后，由树脂封入，据此可得到照明用LED设备。
接着，以下针对这样的复合基板10的制造方法，使用图2进行说明。图2是复合基板10的制造工序的模式截面示意图。复合基板10的制造方法包含(a)准备由第13族氮化物构成的第1基板21和由陶瓷构成的第2基板12的工序，(b)在第1基板21的背面21b注入氢离子或者稀有气体离子，于第1基板21内部形成离子注入层21c的工序，(c)在第2基板12的表面12a上形成金属膜23的工序，(d)介由金属膜23接合第1基板21的背面21b和第2基板12的表面12a的工序，(e)从第1基板21中的离子注入层21c剥离第1基板21的表面21a侧的工序。
工序(a)中，准备成为第1基板11的第1基板21和第2基板12(图2(a))。第1基板21可使用直径与第1基板11相同、厚度在第1基板11以上的基板。虽无特别限定，但第1基板21的厚度可为例如300～500μm。第1基板21的厚度可为300～350μm。
工序(b)中，在第1基板21的背面21b上注入氢离子或者稀有气体离子、于该第1基板21内部形成离子注入层21c(图2(b))。距离子注入层21c的背面21b的深度d为依据图1的第1基板11的厚度的值，例如为0.1～3μm。作为形成此种离子注入层的离子注入条件无特别限定，例如使第1基板21的温度为150℃、注入能量为60keV、剂量(ド一ズ量)为1×1016～1×1018atoms/cm2即可。
工序(c)中，在第2基板12的表面12a形成成为金属膜13的金属膜23(图2(c))。金属膜23可以使用上述材质。形成的金属膜23的厚度无特别限制，例如，为0.01～2μm。金属膜23的厚度也可为0.1～2μm。金属膜23的形成除了例如溅射或真空镀膜等物理蒸镀法，还可使用等离子体CVD等化学蒸镀法。
工序(d)中，介由金属膜23接合第1基板21的背面21b和第2基板12的表面12a(图2(d))。此接合只要是不使用树脂制粘合剂，直接进行接合，可使用任何方法进行。例如，可通过以下方法进行：于常温下、真空中，在粘接面照射氩光束，然后使之接触粘接面、施加负重进行接合的方法，或在粘接面照射等离子体，于大气中接合后进行加热的方法。另，在进行此接合之前，对作为粘接面的第1基板21的背面21b和金属膜23的表面进行镜面研磨。镜面研磨优选进行至，例如轮廓算术平均偏差Ra在1nm以下。以上的研磨可以使用例如，含胶态硅石液或纳米金刚石液来进行。据此，工序(d)的接合可获得充分的粘合力。此处，第2基板12中使用陶瓷时，即使对第2基板12进行研磨，表面12a的轮廓算术平均偏差Ra也不会变得足够小，在直接粘接第1基板21和第2基板12时，存在不能得到充分的粘合力的情况。即使在这种情况中，通过在第2基板12的表面12a形成金属膜23、镜面研磨该金属膜23，工序(d)的接合可以得到充分的粘合力。
工序(e)中，从第1基板21中的离子注入层21c(参阅图2(d))，剥离第1基板21的表面21a侧(图2(e))。此剥离可以通过对离子注入层21c施加机械冲击，或进行加热来拉起。作为施加机械冲击的方法，可列举例如，从第1基板21的侧面喷出气体或液体等流体喷射的方法，或从第1基板21的侧面对离子注入层21c打入楔子的方法。通过从第1基板21中的离子注入层21c剥离第1基板21的表面21a侧，第1基板21中没有被剥离的部分成为图1中的第1基板11，可使第1基板11的厚度达到所希望的值。通过该工序(e)可获得图1所示的复合基板10。另，为了能在第1基板11的表面11a上制作半导体设备，可进一步进行镜面研磨工序使表面11a的表面粗糙度，例如轮廓算术平均偏差Ra变为0.1～3nm。
根据以上所说明的本实施方式的复合基板10的制造方法，通过工序(c)在由陶瓷构成的第2基板12的表面12a上形成金属膜23。接着，通过工序(d)介由该金属膜23接合由第13族氮化物构成的第1基板21和第2基板12。由于金属膜23相比于氧化膜，一般其热传导率高，因此，相比于介由氧化膜接合第1基板21和第2基板12的情况，其可以得到放热性好的复合基板10。此外，由于不使用氧化膜，故不需要向外扩散的工序，进而简化制造时工序。
另，本发明不限于上述实施方式，还可在属于本发明技术上的范围内实施各种方式。
例如，本实施方式中，工序(c)中，于第2基板12的表面12a上形成金属膜23，但也可在第1基板21的背面21b上形成金属膜。这种情况的变形例的工序(c)的形态见图3。如图所示，该工序(c)中，于第1基板21的背面21b形成金属膜23a，第2基板12的表面12a形成金属膜23b。金属膜23a、23b的形成可同样按上述本实施方式的工序(c)中的金属膜23的形成来进行。此外，对于金属膜23a、23b的厚度，使两者的总计厚度与金属膜23相同、例如为0.01～5μm即可。两者的总计厚度也可为0.1～5μm。另，通过该变形例的工序(c)形成金属膜23a、23b时，工序(d)中的接合是粘接金属膜23a和金属膜23b。因此，上述工序(d)中的接合方法之外，还可采取利用金属之间的原子扩散的接合方法。另，金属膜23a和金属膜23b可为相同的材质，也可为不同的材质。此外，通过该变形例的工序(c)形成金属膜23a、23b时，工序(d)中，优选对金属膜23a、23b的表面都进行镜面研磨后再进行接合。据此，第1基板21同第2基板12，即使是不能得到为了经由工序(d)的接合获得充分粘合力的轮廓算术平均偏差Ra的材质时，通过介由进行过镜面研磨的金属膜23a、23b接合第1基板21和第2基板12，也可获得充分的粘合力。
实施例
[实施例1]
通过使用图2说明的制造方法制成图1的复合基板10，以此作为实施例1。首先，作为工序(a)，准备好直径2英寸、厚度350μm的由氮化镓构成的第1基板21，以及直径2英寸、厚度500μm的由氮化铝制的陶瓷构成的第2基板12。
接着，作为工序(b)，在第1基板21的背面21b注入氢离子。具体地，以注入能量60keV、剂量3×1017atoms/cm2的注入条件注入氢离子，使得形成离子注入层21c的深度d为0.5μm。
然后，作为工序(c)，在第2基板12的表面12a上形成由钼构成的金属膜23。具体地，使用平行平板RF溅射装置，以成膜开始真空度1.8×10-4Pa、气压(Ar)0.3Pa、气体流量80sccm的条件进行成膜2小时。据此得到的金属膜23的膜压为1μm。另，金属膜23的表面的10μm见方测定范围中的轮廓算术平均偏差Ra为15nm。
工序(d)中，首先，在第1基板21的背面21b进行研磨。具体地，使用含有粒径0.5μm的金刚石磨粒液和金属平板，于第1基板21的背面21b进行5小时的粗研磨。通过AFM(AtomicForceMicroscope：原子力显微镜)测定背面21b的表面粗糙度，经过该粗研磨的20μm见方的测定范围内的轮廓算术平均偏差Ra从2.7nm改善到2.0nm。接着，为了除去粗研磨后的背面21b所残留的深度2～3μm的划痕，作为精密研磨，进行CMP研磨。CMP研磨使用含胶态硅石液和聚氨乙酯制垫片进行24小时。据此，完全除去背面21b的划痕，10μm见方的测定范围中的轮廓算术平均偏差Ra变为1nm以下。
接着，对金属膜23的表面进行镜面研磨。具体地，使用含胶态硅石液和聚氨乙酯制垫片进行1小时的CMP研磨。据此，金属膜23的表面的10μm见方的测定范围中的轮廓算术平均偏差Ra变为不足1nm。
然后，介由金属膜23接合第1基板21的背面21b和第2基板12的表面12a。具体地，首先将第1基板21和第2基板12插入真空室内，使用氩光束照射第1基板21的背面21b和第2基板12上形成的金属膜23的表面3分钟。最后，使照射过的两面相互接触，常温下施加1吨的负重进行接合。
工序(e)中，将工序(d)中接合的基板放入加热炉中加热到700℃。据此，从离子注入层21c剥离第1基板21的表面21a侧。没有被剥离的第2基板12侧所残留的第1基板11的厚度为0.5μm。据此，获得图1所示的实施例1的复合基板10。
由上获得的实施例1的复合基板10中，第1基板11和第2基板12通过由钼构成的金属膜13而接合。另一方面，例如上述专利文献1中记载的复合基板中，经由二氧化硅或氧化铝等氧化膜进行接合。此处，钼的热传导率为150W/m·K，二氧化硅和氧化铝的热传导率分别为10W/m·K、20～40W/m·K。据此，可知使用实施例1的复合基板10制作的半导体设备，相比于由氧化膜接合的复合基板，其第1基板21的放热性得到提高。
[实施例2]
通过含有使用图3说明的变形例的工序(c)的制造方法制成图1的复合基板10，以此作为实施例2。首先，作为工序(a)，准备好直径2英寸、厚度400μm的由氮化镓构成的第1基板21，以及直径2英寸、厚度400μm的由氮化铝制的陶瓷构成的第2基板12。
接着，作为工序(b)，在第1基板21的背面21b注入氢离子。具体地，以注入能量240keV、剂量3×1017atoms/cm2的注入条件注入氢离子，使得形成离子注入层21c的深度d值为1.5μm。
接着，作为工序(c)，首先在第1基板21的背面21b进行研磨。具体地，使用含有粒径0.5μm的金刚石磨粒液和金属平板，于第1基板21的背面21b进行5小时的粗研磨。通过AFM测定背面21b的表面粗糙度，经过该粗研磨的20μm见方的测定范围内的轮廓算术平均偏差Ra从2.7nm改善到2.0nm。接着，为了除去粗研磨后的背面21b所残留的深度2～3μm的划痕，作为精密研磨，进行CMP研磨。CMP研磨使用含胶态硅石液和聚氨乙酯制垫片进行24小时。据此，完全除去背面21b的划痕，10μm见方测定范围中的轮廓算术平均偏差Ra变为1nm以下。接着对第2基板12的表面12a进行研磨。具体地，使用含胶态硅石液和聚氨乙酯制垫片进行5小时。据此，10微米见方的测定范围中的轮廓算术平均偏差Ra变为2.3nm。
接着，在第1基板21的背面21a、第2基板12的表面12a上形成以铬作为基底、在其上形成金的由金和铬构成的金属膜23a、23b。具体地，使用平行平板RF溅射装置，以成膜开始真空度1.5×10-5Pa、气压(Ar)0.5Pa、气体(Ar)流量20sccm、基板加热150℃的条件进行成膜。通过将在成膜腔内的晶片传输速度设定为铬成膜时14000pps、金成膜时3600pps，传输次数设定为铬成膜时1次、金成膜时3次，分别使金属膜23a、23b成为金的膜厚为150nm、铬的膜厚为3nm。金的基底使用铬的理由是为了增强金与晶片的粘着力。另，金属膜23a、23b的表面的10μm见方的测定范围中的轮廓算术平均偏差Ra为3nm。
然后，作为工序(d)，介由金属膜23a、23b接合第1基板21的背面21b和第2基板12的表面12a。具体地，首先将第1基板21和第2基板12插入真空室内，使用氩光束照射第1基板21的背面21b上形成的金属膜23a的表面和第2基板12的表面12a上形成的金属膜23b的表面3分钟。最后，使照射过的两面相互接触，常温下施加2吨的负重进行接合。
工序(e)中，将工序(d)中接合的基板放入加热炉中加热到700℃。据此，从离子注入层21c剥离第1基板21的表面21a侧。没有被剥离的第2基板12侧所残留的第1基板11的厚度为1.5μm。据此，获得图1所示的实施例2的复合基板10。
[比较例1]
作为比较例1，制成不形成金属膜23而直接接合第1基板21和第2基板12的复合基板。具体地，首先进行与实施例1相同的工序(a)、(b)。
接着不进行实施例1的工序(c)，作为工序(d)，对第2基板12的表面12a进行研磨。但是，发生了由研磨引起的第2基板12的晶体脱粒，没有减小晶界段差。因此，第2基板12的表面12a的10μm见方的测定范围中的轮廓算术平均偏差Ra通过研磨由13.2nm改善到2nm，但轮廓算术平均偏差Ra没有进一步地得到改善。接着，用氩光束照射第1基板21的背面21b和第2基板12的表面12a，通过使照射过的两个面相接触并施加负重，直接接合第1基板21和第2基板12。最后，同工序(e)，从离子注入层21c剥离第1基板21的表面21a侧。据此，获得比较例1的复合基板。
[观察粘合状态]
对实施例1、2及比较例1的复合基板，用肉眼观察第1基板11和第2基板12的粘合状态。结果可确认，在比较例1的复合基板的外周附近，第1基板11和第2基板12存在未粘合部分。而另一方面，对于实施例1、2的复合基板10，没有确认到存在此样的未粘合部分。据此可确认，实施例1的复合基板10通过在第2基板12的表面12a上形成金属膜23，并对其进行镜面研磨后再与第1基板21粘合，获得了相比于比较例1，粘合状态良好的基板。此外还可确认，实施例2的复合基板10通过在第1基板21的背面21b形成金属膜23a，同时在第2基板12的表面12a形成金属膜23b，对金属膜23a、23b的表面进行镜面研磨后再粘合金属膜23a、23b，获得了相比于比较例1，粘合状态良好的基板。

Claims (11)

1.一种复合基板的制造方法，包含以下工序：(a)准备由第13族氮化物构成的第1基板和由陶瓷构成的第2基板的工序，
(b)在所述第1基板的背面注入氢离子或者稀有气体离子、于该第1基板内部形成离子注入层的工序，
(c)在所述第1基板的背面和所述第2基板的表面上通过物理蒸镀法或者化学蒸镀法形成金属膜的工序，
(d)对所述第1基板的背面和金属膜的表面进行镜面研磨，至轮廓算术平均偏差Ra在1nm以下，介由所述金属膜，照射氩光束后，于常温下施加负重接合所述第1基板的背面和所述第2基板的表面的工序，
(e)从所述第1基板中的所述离子注入层剥离该第1基板的表面侧的工序。
2.根据权利要求1所述的复合基板的制造方法，其中在所述第1基板的背面和所述第2基板的表面上形成的金属膜是由不同的材质构成，
或者在所述第1基板的背面和所述第2基板的表面上形成的至少一个的金属膜为重叠多个不同材质的层而得到的膜。
3.根据权利要求1所述的复合基板的制造方法，在(d)工序中，利用金属之间的原子扩散进行接合。
4.根据权利要求1所述的复合基板的制造方法，在(d)工序的接合之后，金属膜也具有多个金属层。
5.根据权利要求1所述的复合基板的制造方法，其中所述金属膜由钼、钨、铜、金、钽、铬、铁、镍、铂的任意一个以上构成。
6.根据权利要求1-5的任一项所述的复合基板的制造方法，其中所述第1基板为氮化镓。
7.根据权利要求6所述的复合基板的制造方法，其中所述第2基板为氮化铝或者碳化硅。
8.一种由权利要求1所述的复合基板的制造方法制造而得的复合基板，其具备：
由第13族氮化物构成的第1基板、
由陶瓷构成的第2基板和
接合所述第1基板和所述第2基板的金属膜，
所述金属膜为重叠多个不同材质的层而得到的膜。
9.根据权利要求8所述的复合基板，其中所述金属膜由钼、钨、铜、金、钽、铬、铁、镍、铂的任意二个以上构成。
10.根据权利要求8或9所述的复合基板，其中所述第1基板为氮化镓。
11.根据权利要求10所述的复合基板，其中所述第2基板为氮化铝或者碳化硅。
CN201110370293.9A 2010-11-15 2011-11-10 复合基板及复合基板的制造方法 Active CN102468385B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010254431 2010-11-15
JP2010-254431 2010-11-15

Publications (2)

Publication Number Publication Date
CN102468385A CN102468385A (zh) 2012-05-23
CN102468385B true CN102468385B (zh) 2016-01-13

Family

ID=45999109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110370293.9A Active CN102468385B (zh) 2010-11-15 2011-11-10 复合基板及复合基板的制造方法

Country Status (5)

Country Link
US (1) US9070547B2 (zh)
JP (2) JP2012124473A (zh)
KR (2) KR20120052160A (zh)
CN (1) CN102468385B (zh)
DE (1) DE102011086304B4 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916954B2 (en) * 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US9336989B2 (en) * 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
CN103305908A (zh) * 2012-03-14 2013-09-18 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US8735219B2 (en) * 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
JP2014107393A (ja) * 2012-11-27 2014-06-09 Mitsubishi Heavy Ind Ltd 常温接合デバイス、常温接合デバイスを有するウェハおよび常温接合方法
CN103021814A (zh) * 2012-12-25 2013-04-03 上海新储集成电路有限公司 一种氮化镓基半导体材料外延复合衬底的制备方法
JP2016511934A (ja) * 2013-01-16 2016-04-21 キューマット インコーポレイテッドＱｍａｔ， Ｉｎｃ． 光電子デバイスを形成する技術
FR3003087B1 (fr) * 2013-03-05 2015-04-10 Commissariat Energie Atomique Procede de realisation d’un collage direct metallique conducteur
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US20160172327A1 (en) * 2013-06-21 2016-06-16 University Of Connecticut Low-Temperature Bonding and Sealing With Spaced Nanorods
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
WO2015012218A1 (ja) * 2013-07-22 2015-01-29 日本碍子株式会社 複合基板、その製造方法、機能素子および種結晶基板
US9299600B2 (en) * 2014-07-28 2016-03-29 United Microelectronics Corp. Method for repairing an oxide layer and method for manufacturing a semiconductor structure applying the same
FR3027250B1 (fr) * 2014-10-17 2019-05-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct via des couches metalliques peu rugueuses
CN111403265A (zh) * 2014-12-22 2020-07-10 信越化学工业株式会社 复合基板、纳米碳膜的制作方法和纳米碳膜
CN105390587A (zh) * 2015-10-27 2016-03-09 天津三安光电有限公司 一种对led发光组件进行金属键合的方法
JP6662160B2 (ja) 2016-04-07 2020-03-11 住友電気工業株式会社 多結晶セラミック基板、接合層付き多結晶セラミック基板および積層基板
US11069560B2 (en) 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate
CN108428713A (zh) * 2017-02-13 2018-08-21 宏碁股份有限公司 发光二极管显示器及其制造方法
EP3686323B1 (en) * 2017-09-22 2024-07-31 Tokuyama Corporation Group iii nitride single crystal substrate
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
FR3086201B1 (fr) * 2018-09-24 2020-12-25 Commissariat Energie Atomique Procede de decapage d’un substrat par transfert d’un film superficiel de polymere thermoplastique
KR102244899B1 (ko) * 2018-11-21 2021-04-27 한국전자기술연구원 소자실장방법
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
EP4131343A4 (en) * 2020-04-03 2023-05-31 Mitsubishi Electric Corporation POLISHING METHOD AND SEMICONDUCTOR SUBSTRATE PRODUCTION METHOD
CN113178383A (zh) * 2021-03-10 2021-07-27 华为技术有限公司 一种碳化硅基板、碳化硅器件及其基板减薄方法
CN113370244B (zh) * 2021-06-30 2023-07-25 合肥工业大学 一种可编程操纵柔性执行器及其制备方法
CN114318286A (zh) * 2022-01-27 2022-04-12 北京青禾晶元半导体科技有限责任公司 一种复合基板的制备装置及复合基板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856874A (zh) * 2003-09-02 2006-11-01 S.O.I.探测硅绝缘技术公司 多用途金属密封
CN101273472A (zh) * 2005-09-27 2008-09-24 飞利浦拉米尔德斯照明设备有限责任公司 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底
CN101651091A (zh) * 2008-08-11 2010-02-17 住友电气工业株式会社 制造贴合ⅲ族氮化物半导体层的衬底的方法
TW201030814A (en) * 2009-02-04 2010-08-16 Sumitomo Electric Industries Gan substrate, method for manufacturing gan substrate, method for manufacturing gan layer bonded substrate and method for manufacturing semiconductor device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2798224B1 (fr) * 1999-09-08 2003-08-29 Commissariat Energie Atomique Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs.
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
KR100891403B1 (ko) * 2002-08-01 2009-04-02 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
CN1759492B (zh) * 2003-03-10 2010-04-28 丰田合成株式会社 固体元件装置的制造方法
JP3848989B2 (ja) * 2003-05-15 2006-11-22 唯知 須賀 基板接合方法および基板接合装置
JP4315774B2 (ja) * 2003-10-02 2009-08-19 日立金属株式会社 異種材料複合体およびその製造方法
JP4919604B2 (ja) * 2004-02-16 2012-04-18 ボンドテック株式会社 接合方法及び接合装置
KR101100425B1 (ko) * 2005-05-07 2011-12-30 삼성전자주식회사 반도체 레이저 다이오드 및 그 제조방법
KR101036530B1 (ko) * 2005-08-10 2011-05-24 우베 고산 가부시키가이샤 발광 다이오드용 기판 및 발광 다이오드
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
JP5016808B2 (ja) * 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
US20070141749A1 (en) * 2005-12-20 2007-06-21 Yi-Fong Lin Die attachment method for LED chip and structure thereof
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2007227415A (ja) 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP4162094B2 (ja) * 2006-05-30 2008-10-08 三菱重工業株式会社 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置
KR100815225B1 (ko) * 2006-10-23 2008-03-19 삼성전기주식회사 수직구조 발광다이오드 소자 및 그 제조방법
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP5070557B2 (ja) * 2007-02-27 2012-11-14 武仁 島津 常温接合方法
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
US9048169B2 (en) * 2008-05-23 2015-06-02 Soitec Formation of substantially pit free indium gallium nitride
US20120000415A1 (en) * 2010-06-18 2012-01-05 Soraa, Inc. Large Area Nitride Crystal and Method for Making It
JP5332439B2 (ja) * 2008-09-18 2013-11-06 富士通株式会社 パッケージドマイクロ可動デバイス製造方法
JP5907730B2 (ja) * 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
JP2010199316A (ja) * 2009-02-25 2010-09-09 Sumitomo Electric Ind Ltd 基板の製造方法および基板
JP2010263050A (ja) * 2009-05-01 2010-11-18 Showa Denko Kk 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
US8207547B2 (en) * 2009-06-10 2012-06-26 Brudgelux, Inc. Thin-film LED with P and N contacts electrically isolated from the substrate
US8471288B2 (en) * 2009-09-15 2013-06-25 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device including an auxiliary electrode in contact with a back surface of an n-type layer
US9184228B2 (en) * 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
US8754424B2 (en) * 2011-08-29 2014-06-17 Micron Technology, Inc. Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US8448842B1 (en) * 2011-12-22 2013-05-28 Vaclong Vacuum Technology Co., Ltd. Advanced copper bonding (ACB) with ceramic substrate technology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856874A (zh) * 2003-09-02 2006-11-01 S.O.I.探测硅绝缘技术公司 多用途金属密封
CN101273472A (zh) * 2005-09-27 2008-09-24 飞利浦拉米尔德斯照明设备有限责任公司 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底
CN101651091A (zh) * 2008-08-11 2010-02-17 住友电气工业株式会社 制造贴合ⅲ族氮化物半导体层的衬底的方法
TW201030814A (en) * 2009-02-04 2010-08-16 Sumitomo Electric Industries Gan substrate, method for manufacturing gan substrate, method for manufacturing gan layer bonded substrate and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2016119489A (ja) 2016-06-30
DE102011086304A1 (de) 2012-05-16
CN102468385A (zh) 2012-05-23
JP2012124473A (ja) 2012-06-28
US9070547B2 (en) 2015-06-30
US20120119224A1 (en) 2012-05-17
KR20180033153A (ko) 2018-04-02
DE102011086304B4 (de) 2022-08-18
KR20120052160A (ko) 2012-05-23

Similar Documents

Publication Publication Date Title
CN102468385B (zh) 复合基板及复合基板的制造方法
JP6667490B2 (ja) 多結晶質窒化アルミニウム焼結体の熱膨張処理、および半導体製造へのその応用
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
EP2128891B1 (en) Process for producing laminated substrate
TW202406024A (zh) 工程基板結構
EP2930751B1 (en) Handle substrate for compound substrate for use with semiconductor
TWI438312B (zh) Mixed silicon wafers and their manufacturing methods
TW201218312A (en) Semiconductor on glass substrate with stiffening layer and process of making the same
TWI600178B (zh) III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same
EP3109894A1 (en) Handle substrate of composite substrate for semiconductor, and composite substrate for semiconductor
TW200425286A (en) Nitride semiconductor wafer and method of processing nitride semiconductor wafer
CN102652347B (zh) 贴合晶片的制造方法
EP2871668B1 (en) Handle substrate for compound substrate for use with semiconductor
CN108140541B (zh) SiC复合基板的制造方法
WO2020034649A1 (zh) 一种压电晶片及其制作方法
CN108807153A (zh) 基于表面活化键合工艺的金刚石基氮化镓晶体管及制备法
CN111129184A (zh) 一种高效散热半导体衬底及其制备方法
EP4131343A1 (en) Polishing method, and production method for semiconductor substrate
JP2013116826A (ja) ムライトを主成分とする焼結体
CN102947246B (zh) 基板、基板的制造方法及发光元件
JP2010109081A (ja) Ｌｅｄ発光素子用金属基複合材料基板及びそれを用いたｌｅｄ発光素子
JP2012038948A (ja) Ｌｅｄ発光素子用金属基複合材料基板、その製造方法及びｌｅｄ発光素子。
JP2015051452A (ja) 接合方法及び前記方法により接合された接合部を有する構造体
TWM566720U (zh) 改良型石墨盤表層結構
CN107104039B (zh) Ramo4基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant