CN101273472A - 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底 - Google Patents

用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底 Download PDF

Info

Publication number
CN101273472A
CN101273472A CNA2006800358509A CN200680035850A CN101273472A CN 101273472 A CN101273472 A CN 101273472A CN A2006800358509 A CNA2006800358509 A CN A2006800358509A CN 200680035850 A CN200680035850 A CN 200680035850A CN 101273472 A CN101273472 A CN 101273472A
Authority
CN
China
Prior art keywords
seed layer
crystal seed
layer
main body
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800358509A
Other languages
English (en)
Other versions
CN101273472B (zh
Inventor
M·R·克拉梅斯
N·F·加德纳
J·埃普勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Lumileds LLC
Original Assignee
Philips Lumileds Lighing Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Lumileds Lighing Co LLC filed Critical Philips Lumileds Lighing Co LLC
Publication of CN101273472A publication Critical patent/CN101273472A/zh
Application granted granted Critical
Publication of CN101273472B publication Critical patent/CN101273472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提供了包含主体衬底和粘结在该主体衬底上的晶种层的衬底，然后在晶种层上生长包含布置在n型区和p型区之间的发光层的半导体结构。在一些实施方案中，粘结层将主体衬底粘结到晶种层。该晶种层可以比半导体结构中发生松驰应变的临界厚度更薄，从而通过在晶种层中形成的位错或者通过在晶种层和粘结层之间的这两层之间界面处的滑移释放半导体结构中的应变。在一些实施方案中，通过蚀刻除去粘结层可以使主体衬底与半导体结构和晶种层分离。

Description

用于生长Ⅲ－Ⅴ发光器件的复合主体-晶种衬底
背景技术
发明领域
本发明涉及半导体发光器件如发光二极管，具体地涉及在其上可以生长这些发光器件的生长衬底。
相关技术描述
半导体发光器件，包括发光二极管(LED)、共振腔发光二极管(RCLED)、垂直腔激光器二极管(vertical cavity laser diode，VCSEL)和边发射激光器，是目前可得到的最有效的光源之一。在制造能够跨越可见光谱运转的高亮度发光器件方面目前引起关注的材料系统包括III-V族半导体，特别是镓、铝、铟和氮的二元、三元及四元合金，也称作III-氮化物材料(III-nitride materials)。典型地，通过金属-有机化学气相沉积(MOCVD)、分子束外延(molecular beam epitaxy，MBE)或其它外延技术在蓝宝石、碳化硅、III-氮化物或其它合适的衬底上外延生长组成和掺杂剂浓度不同的半导体层的叠层来制造III-氮化物发光器件。该叠层通常包括在衬底上形成的一个或更多用例如Si掺杂的n型层，在一个或多个n型层上形成的在有源区(active region)中的一个或更多发光层，以及在所述有源区上形成的用例如Mg掺杂的一个或更多p型层。在所述n-和p-型区上形成电接触。
因为天然III-氮化物衬底(III-nitride substrate)通常昂贵且不易获得，所以通常在蓝宝石或SiC衬底上生长III-氮化物器件。由于几个原因这种非III-氮化物衬底不是最理想的。
首先，蓝宝石和SiC与在它们上面生长的III-氮化物层相比具有不同的晶格常数，在III-氮化物器件层中导致应变和晶体缺陷，这可导致性能变差以及可靠性问题。
其次，在一些器件中期望除去生长衬底，例如为了提高器件的光学性能或实现对在生长衬底上生长的半导体层的电到达。在蓝宝石衬底的情况下，通常在蓝宝石和半导体层的界面处通过激光离解III-氮化物材料，典型地GaN，除去生长衬底。激光离解在半导体层中会产生能破坏半导体或接触层的冲击波，可能降低器件的性能。通过其它技术例如蚀刻可以除去其它衬底。
概述
根据本发明的实施方案，提供包括主体(host)和与该主体结合的晶种层的衬底，然后在该晶种层上生长包含布置在n型区和p型区之间的发光层的半导体结构。在一些实施方案中，粘结层(bonding layer)将所述主体粘结到所述晶种层。在一些实施方案中，所述晶种层可以比半导体结构中发生应变松驰(relaxation of strain)的临界厚度(critical thickness)更薄，从而通过在晶种层中形成的位错或者通过在晶种层和粘结层之间的在这些层之间界面处的滑移释放半导体结构中的应变。在一些实施方案中，半导体结构中晶种层的晶格常数和成核层的晶格常数之间的差异小于1％。在一些实施方案中，所述主体的热膨胀系数是半导体结构中至少一层的热膨胀系数的至少90％。在一些实施方案中，在晶种层中形成沟槽(trench)以降低半导体结构中的应变。在一些实施方案中，通过利用优先侵蚀半导体结构上的粘结层的蚀刻剂蚀刻掉粘结层，可以将所述主体与所述半导体结构和晶种层分离。
附图简述
图1说明了在包括主体衬底、粘结层和晶种层的复合生长衬底上生长的III-氮化物半导体结构。
图2说明了与第二主体衬底结合的图1的结构。
图3说明了在除去晶种层、粘结层和第一主体衬底之后并且在外延层(epitaxial layer)的暴露表面上形成接触之后的图2的结构。
图4说明了主体衬底和粘结层。
图5说明了与晶种层材料的厚晶片结合的图4的结构。
图6说明了在除去晶种层材料的部分厚晶片而留下期望厚度的晶种层后的复合衬底。
图7说明了在晶种层材料的厚晶片中注入气泡层(bubble layer)。
图8说明与图4的结构结合的图7的结构。
图9说明了具有包括图案化的晶种层的复合衬底的器件。
图10说明了在复合衬底的晶种层上生长的倒装芯片器件。
详细描述
根据本发明的实施方案，如图1所示，在复合生长衬底10上生长半导体发光器件例如III-氮化物发光器件。衬底10包括主体衬底12、晶种层16以及粘结主体12和晶种16的粘结层14。衬底10中的各层由能够经受在器件中生长半导体层所需的加工条件的材料形成。例如，在采用MOCVD生长的III-氮化物器件的情况下，在衬底10中的各层必须在超过1000℃的温度下能够经受H2气氛；在采用MBE生长的III-氮化物器件的情况下，在衬底10中的各层必须在真空中能够经受超过600℃的温度。
主体衬底12为衬底10以及在衬底10上生长的半导体器件层18提供机械支撑。主体衬底12通常为3到500微米厚，且通常厚度超过100微米。在主体衬底12保持为器件的一部分的实施方案中，如果光从器件中引出穿过主体衬底12，则主体衬底12可以是至少部分地透明的。主体衬底12通常不必是单晶材料，因为器件层18不直接在主体衬底12上生长。在一些实施方案中，选择主体衬底12的材料以使热膨胀系数(CTE)与器件层18的CTE和晶种层16的CTE相匹配。能够经受外延层18的加工条件的任何材料都可以适用于本发明实施方案，包括半导体、陶瓷和金属。材料，例如GaAs，具有理想地接近于器件层18的CTE的CTE，但在采用MOCVD生长III-氮化物层所需要的温度下通过升华分解，可以与沉积在GaAs主体和晶种层16之间的不渗透的保护层(cap layer)例如氮化硅一起使用。表1给出了III-氮化物材料的CTE和一些适合的主体衬底材料的CTE：
表1：主体衬底材料的热膨胀系数
  材料   CTE(℃-1)
  III-氮化物   5.6×10-6
  单晶Al2O3   8.6×10-6
  多晶Al2O3   8×10-6
  烧结的AlN   5.4×10-6
  Si   3.9×10-6
  SiC   4.2×10-6
  GaAs   5.4×10-6
  单晶Y3Al5O12   6.9×10-6
  陶瓷Y3Al5O12   6.9×10-6
  金属如Mo   变化
晶种层16是器件层18在其上生长的层，因此它必须是III-氮化物晶体在其上能够成核的材料。晶种层16可以是约50
Figure A20068003585000091
到1μm厚。在一些实施方案中，晶种层16与器件层18的材料是CTE匹配的。晶种层16通常是与器件层18适当地接近晶格匹配的单晶材料。通常其上生长器件层18的晶种层16的上表面的结晶取向(crystallographic orientation)是纤锌矿(wurtzite)[0001]c-轴。在晶种层16作为最终器件一部分的实施方案中，如果光从器件穿过晶种层16引出，晶种层16可以是透明的或薄的。表2说明一些晶种层材料的晶格常数：
表2：晶种层材料的晶格常数
Figure A20068003585000092
一个或更多粘结层14将主体衬底12粘结到晶种层16。粘结层14可以是约100
Figure A20068003585000101
到1μm厚。适合的粘结层的例子包括SiOx如SiO2，SiNx如Si3N4，HfO2，它们的混合物，金属如Mo、Ti、TiN、其它合金，以及其它半导体或电介质。因为粘结层14连接主体衬底12和晶种层16，所以选择形成粘结层14的材料以在主体12和晶种16之间提供优良粘结。在一些实施方案中，粘结层14是由能够被不侵蚀器件层18的蚀刻剂蚀刻的材料形成的脱离层(release layer)，从而使器件层18和晶种层16与主体衬底12脱离。例如，粘结层14可以是SiO2，其能用HF湿蚀刻而不会破坏III-氮化物器件层18。在粘结层14保持作为最终器件一部分的实施方案中，粘结层14优选是透明的或很薄的。在一些实施方案中，可以省略粘结层14，晶种层16可以直接粘附到主体衬底12上。
器件层18是用本领域已知的生长技术生长的常规III-氮化物器件层。可以根据晶格常数或其它性能和/或根据在晶种层16的材料上的成核能力来选择邻接晶种层16的层的组成。
在本发明的一些实施方案中，晶种层16和粘结层14是扩展并与主体衬底12接触的厚层。例如，粘结层14和晶种层16的厚度都可以超过100
Figure A20068003585000102
。由于外延层18和晶种层16之间的晶格不匹配，生长在晶种层16上的外延层18发生应变，因此为了限制应变，选择晶种层的组成以与外延层18适当晶格匹配。另外，选择晶种层16和主体衬底12的组成以具有与外延层18的CTE相近的CTE。在一些实施方案中，选择主体衬底和晶种层材料以使主体的CTE是至少一个器件层例如发光层的CTE的至少90％。晶体层/粘结层/主体衬底组合可能的例子包括Al2O3/氧化物/Al2O3或氧化铝；SiC/氧化物/具有适当相近的CTE的任意主体；ZnO/氧化物/具有适当相近的CTE的任意主体；以及III-氮化物材料如GaN/氧化物/具有适当相近的CTE的任意主体。
如果主体衬底12的CTE大于外延层18的CTE，则外延层18在室温下处于压缩应变(compressive strain)下。在外延层18中的这种压缩应变容许高Si掺杂的n型层的生长，并且容许厚(例如大于2μm)外延区18的生长。反之，如果主体衬底12的CTE小于外延层18的CTE，则外延层18在室温下处于拉伸应变下，从而外延层18的厚度及在外延层18内的掺杂水平受到开裂的限制。因此，通常选择主体衬底12的组成以具有比外延层18的CTE更大的CTE。
在本发明的一些实施方案中，通过限制晶种层16的厚度小于或约等于外延层18的临界厚度，即外延层18松驰而不再应变的厚度，提供复合衬底10上生长的处延层18中的应变释放。例如，在具有蓝宝石或其它主体衬底12以及SiC晶种层16的复合衬底中，晶种层16的厚度可以在50到300
Figure A20068003585000111
之间。
在外延层18的生长过程中，当层18的厚度增大超过薄晶种层的厚度时，由于在晶格不匹配的晶种层16上生长导致的外延层18内的应变负荷从层18转移到晶种层16。一旦层18的厚度超过松驰临界点，通过在晶种层16内形成的位错以及通过顺从(compliant)粘结层14和晶种层16之间的滑移，而不是通过经外延层18向上传递的位错，提供层18内的应变释放。当通过在晶种层中形成位错使应变负荷从外延层18转移到晶种层16时，晶种层的晶格常数可以从松驰且自由静置时晶种层的晶格常数转变到接近或等于外延层中晶格常数的晶格常数。因此外延层18是基本上无位错的高质量层。例如可以将器件层18中穿透位错(threading dislocation)的浓度限制到小于109cm-2，更优选限制到小于108cm-2，更优选限制到小于107cm-2，且更优选限制到小于106cm-2。
如上所述，通常针对它们在晶种层16的材料上的成核能力来选择邻接晶种层16的III-氮化物层的组成。在此实施方案的上面例子中，当SiC晶种层16连接蓝宝石主体衬底12时，在晶种层16上生长的III-氮化物层可以是在SiC上良好成核并具有适当接近SiC晶格常数的晶格常数的AlN。通过任意III-氮化物层组合的组成分级(compositionalgrading)或超晶格(superlattice)，外延层18的组成可以在层18整个厚度内变化。例如，可以将非常薄的AlN层直接沉积在SiC晶种层16上，然后可以添加GaN以形成具有下降的AlN组成的AlGaN，直到AlN组成达到0％，得到GaN。然后通过添加InN和增加InN组成，组成可以从GaN转变为InGaN，直到达到期望的InGaN组成。
因为在此实施方案中晶种层的厚度减小，使晶种层16、主体衬底12和外延层18的CTE之间的匹配，以及晶种层16和外延层18的晶格常数之间的匹配变得不太重要，因为薄晶种层能更好地扩展、形成位错或在和粘结层14的界面处滑移以释放外延层18中的应变。
在一些实施方案中，选择晶种层16和在该晶种层上生长的第一外延层18的材料，以致晶种层16的晶格常数和在晶种层上生长的称作成核层的第一外延层的晶格常数之间的差异小于1％。例如GaN或InGaN成核层可以在复合生长衬底上生长，该复合生长衬底包含ZnO晶种层16，该ZnO晶种层通过氧化物粘结层粘结到具有同ZnO晶种的CTE适当接近的CTE的任意主体衬底。ZnO的晶格常数是3.24。根据成核层的InN组成，成核层的晶格常数可例如在3.21到3.27之间。例如，In0.09Ga0.91N成核层具有约3.21的晶格常数，In0.16Ga0.84N成核层具有约3.24的晶格常数。因为在通过MOCVD生长InGaN所需的温度下ZnO可能会离解，所以可以采用低温技术如MBE在具有ZnO晶种层的复合衬底上生长第一III-氮化物层。或者，可以在具有3.08晶格常数的SiC晶种层上生长具有3.11晶格常数的AlN成核层。
限制晶种层和成核层的晶格常数之间的差异可降低器件中的应变量，潜在地减少在器件外延层18中形成的位错数量。在一些器件中，在外延层18例如成核层中的晶格常数可以比晶种层16中的晶格常数大，这样外延层处于压缩应变而不是拉伸应变之下。
在一些实施方案中，为了与外延层18的晶格常数更接近地匹配，选择主体衬底材料以具有在加热时导致晶种层晶格常数伸展期望量的CTE。可以选择主体衬底12，以便其CTE在III-氮化物层18的生长温度下在晶种层16中导致拉伸应变。因此通过所述拉伸应变，晶种层16的晶格常数扩展，以与外延层18的发光层发射可见光所必需的高InN组成(如In0.15Ga0.85N)的晶格常数更好地匹配。在具有在蓝宝石主体衬底12上的SiC晶种层16或在多晶SiC主体衬底12上的GaN晶种层16的复合衬底中，可能得到扩展的晶种层晶格常数。在通过主体衬底12将拉伸应变施加到晶种层16的情况下，晶种层16越薄，晶种层16越能够承受拉伸应变而不开裂。通常，希望将晶种层16的晶格常数和成核层的晶格常数之间的差异限制到小于约1％，特别是在晶种层伸展的晶格常数试图与成核层的晶格常数匹配的情况下。
在选择主体衬底材料以伸展晶种层晶格常数的实施方案的一个例子中，具有约5×10-6℃-1CTE和3.11晶格常数的AlN成核层在具有CTE为约4×10-6℃-1和晶格常数为3.08的SiC晶种层16的衬底上生长。主体衬底12可以具有至少10×10-6℃-1的CTE。如果主体衬底12具有至少15×10-6℃-1的CTE，当将环境温度升高到适合外延层18生长的温度(如约1000℃)时，主体衬底12的膨胀将导致SiC晶种层16的晶格常数扩展以与生长的AlN成核层的晶格常数匹配。因为在晶种层16和成核层之间不存在晶格常数不匹配，所以可以无位错或位错浓度很低地生长AlN成核层。适合的具有至少15×10-6℃-1CTE的主体衬底材料的一个例子是Haynes Alloy 214，UNS#N07214，其是具有18.6×10-6℃-1CTE和1355℃熔点的75％Ni、16％Cr、4.5％Al及3％Fe的合金。在另一个例子中，在具有AlN晶种层16的衬底上生长具有最多50％AlN的AlGaN成核层。在另一个例子中，在具有GaN晶种层16的衬底上生长InGaN成核层。在器件的晶片上可以形成沟槽以防止晶片在生长后冷却到室温时形成位错以及晶种层16的晶格常数再次收缩。这些沟槽参照图9描述如下。
在一些实施方案中，通过在粘结层14上形成作为条带(stripe)或栅格(grid)而非作为单一连续层的晶种层，可以在外延层18中进一步地提供应变释放。或者，可以形成作为单一连续层的晶种层，然后例如通过形成沟槽在适当的位置除去，以提供应变释放。图9是具有包含作为条带形成的晶种层16的复合衬底的器件的截面图。单一连续晶种层16可以通过粘结层14连接到主体衬底12，然后通过常规平版印刷技术(lithography)图案化以除去部分晶种层以形成条带。通过将外延层18内的位错集中在晶种层条带的边缘处，每个晶种层条带的边缘可以提供额外的应变释放。可以选择晶种层16、粘结层14和成核层的组成，从而成核层材料优选在晶种层16上成核，而不是在粘结层14的由晶种层16的部分之间的空隙所暴露的部分上成核。
在发光器件的晶片上，图9所示晶种层16中的沟槽可以按单器件宽度的数量级例如几百微米或毫米分隔。在具有图案化晶种层的复合衬底上形成的器件晶片可以如此分隔，使得晶种层部分的边缘不处于独立器件的发光层的下面，因为集中在晶种层边缘的位错可能导致差的性能或者可靠性问题。或者，在单个器件的宽度内可以形成多个沟槽，例如按数微米或数十微米数量级分隔。可以选择在这些衬底上的生长条件，从而在晶种层16上形成的成核层或随后的外延层在形成于晶种层16中的沟槽上接合(coalesce)，使器件的发光层在晶片上形成为未被晶种层16中的沟槽间隔的连续层。
可以如图4～6所示形成在上述实施方案和例子中描述的一些复合衬底。图4～6说明了当用于晶种层的大块材料(bulk material)易于获得时形成复合衬底；例如具有SiC、Al2O3、ZnO晶种层以及可能的一些III-氮化物层例如AlN的衬底。如图4所示，通过适于粘结层和主体衬底材料的常规技术在主体衬底12上形成粘结层14。例如，通过例如沉积技术如化学气相沉积可以将SiO2粘结层14沉积在Al2O3主体衬底12上。在一些实施方案中，沉积之后粘结层14可以通过使粘结层14平整的技术例如机械抛光进行处理。
如图5所示，然后将晶种层材料的厚晶片16A粘结到粘结层14的暴露表面。为了与粘结层14形成有力的粘结，晶种层材料晶片16A必须也是平整的。在升高的温度及压力下粘结主体衬底12和晶片16A。
如图6所示，然后通过适合晶种层16的组成的技术60除去超出晶种层16期望厚度的那部分晶种层材料16A。例如，可以通过研磨除去Al2O3晶种层材料，可以通过蚀刻除去SiC晶种层材料。获得的结构是上述的复合衬底10。
图4、7和8说明了用于形成上述复合衬底的替代方法。如同上述参照图4～6描述的方法，首先在主体衬底12上形成粘结层14，然后如果有必要如图4所示进行加工使粘结层14平整。
单独地，将诸如氢、氘或氦的材料72注入70晶种层材料晶片16B，在与最终复合衬底中晶种层16的期望厚度相对应的深度72形成气泡层。晶种层材料晶片16B可以是单一材料例如Al2O3，或者如下所述它可以包括不同材料，例如在Al2O3晶片上外延地生长的或者粘结到主体衬底上的III-氮化物层。
将晶片16B粘结到粘结层14，以致注入有氢的晶片16B的那一侧粘结到粘结层14。如上面参照图5所述，粘结层14的暴露表面和晶片16B的表面都必须充分平整以在升高的温度及压力下形成有力的粘结。获得的结构如图8所示。然后在惰性气氛下将图8的粘结结构加热到例如高于约500℃的温度，该加热导致注入在晶片16B中的气泡层膨胀，在注入气泡层72的厚度处，使晶片16B的薄晶种层部分与其余的晶片16B分层，得到如上所述的最终复合衬底10。
在包括难于作为大块材料获得的材料的晶种层的上述实施方案和例子中，必须单独制备晶种层，例如在III-氮化物晶种层如GaN、AlGaN、InGaN、InN和AlN的情况下，采用外延技术如MOCVD或MBE在合适的生长衬底例如蓝宝石上生长。适当厚度的晶种层材料在生长衬底上生长之后，可将晶种层连接在适当的主体上并通过适合生长衬底的技术除去生长衬底。
在一些实施方案中，例如III-氮化物晶种层材料，晶种层在生长衬底上应变生长。当晶种层16连接到主体衬底12并且从生长衬底脱离时，如果在晶种层16和主体衬底16之间的连接是顺从的(compliant)例如顺从粘结层14，则晶种层16可以至少部分地松驰。因此，虽然晶种层生长为应变层，但是可以选择组成从而在晶种层从生长衬底脱离且松驰之后，晶种层的晶格常数能够与在晶种层上生长的外延层18的晶格常数适当接近或匹配。
例如，常规地在Al2O3上生长III-氮化物器件时，在衬底上生长的第一层一般是具有约3.19晶格常数的GaN缓冲层。GaN缓冲层设定了在缓冲层上生长的所有器件层的晶格常数，包括通常是InGaN的发光层。因为松驰的自由静置的InGaN具有比GaN大的晶格常数，所以该发光层在GaN缓冲层上生长时是处于应变状态的。相反，在本发明的实施方案中，InGaN晶种层可以在常规衬底上应变生长，然后粘结到主体，并从生长衬底上脱离，从而InGaN晶种层至少部分地松驰。在松驰之后，InGaN晶种层具有比GaN大的晶格常数。这样，与GaN相比，InGaN晶种层的晶格常数与具有和InGaN相同组成的松驰的自由静置层的晶格常数更匹配。在InGaN晶种层上生长的器件层包括InGaN发光层，将复制InGaN晶种层的晶格常数。因此，具有松驰的InGaN晶种层晶格常数的InGaN发光层与具有GaN缓冲层晶格常数的InGaN发光层相比应变要小。减小发光层中的应变可以提高器件的性能。
例如，常规地在蓝宝石上生长的GaN缓冲层可以具有3.189
Figure A20068003585000151
的晶格常数。发蓝光的InGaN层可以具有In0.12Ga0.88N的组成，该组成具有3.23
Figure A20068003585000152
自由静置晶格常数。在发光层中的应变是发光层中实际的晶格常数(3.189
Figure A20068003585000153
，在常规GaN缓冲层上生长的层)和相同组成的自由静置层的晶格常数之间的差异，因此，应变可以表示为(a自由静置-a实际)/a自由静置。在常规In0.12Ga0.88N层的情况下，应变是(3.23-3.189
Figure A20068003585000155
)/3.23
Figure A20068003585000156
，大约为1.23％。如果相同组成的发光层在具有InGaN晶种层的复合衬底上生长，可以降低或消除应变，因为较大的InGaN晶种层晶格常数导致发光层中较大的实际晶格常数。在本发明的一些实施方案中，在发射430到480nm光的器件发光层中的应变可以降低到小于1％，优选小于0.5％。发射蓝绿光的InGaN层可具有In0.16Ga0.84N的组成，在常规GaN缓冲层上生长时该组成的应变是约1.7％。在本发明的一些实施方案中，发射480到520nm光的器件发光层中的应变可以降低到小于1.5％，更优选小于1％。发绿光的InGaN层可具有In0.2Ga0.8N的组成，该组成具有3.26
Figure A20068003585000161
的自由静置晶格常数，在常规GaN缓冲层上生长时导致约2.1％的应变。在本发明的一些实施方案中，发射520到560nm光的器件发光层中的应变可以降低到小于2％，更优选小于1.5％。
为了形成具有处于所需取向的III-氮化物晶种层的复合衬底，III-氮化物晶种层材料可能需要额外的粘结步骤。生长在蓝宝石或SiC生长衬底上的III-氮化物层典型地生长为c-面纤锌矿(c-plane wurtzite)。这种纤锌矿III-氮化物结构具有镓面(gallium face)和氮面。III-氮化物优先生长使得生长层的顶面是镓面，而底面(邻接生长衬底的表面)是氮面。常规地，简单地在蓝宝石或SiC上生长晶种层材料，然后将该晶种层材料连接到主体并除去生长衬底将得到带有具有暴露的氮面的III-氮化物晶种层的复合衬底。如上所述，III-氮化物优选在镓面上生长，也就是以镓面作为顶面，因此在氮面上的生长可能不利地将缺陷引入晶体，或者导致质量差的材料，因为晶体取向从氮面作顶面的取向转换为镓面作顶面的方向。
为了形成III-氮化物晶种层以镓面为顶面的复合衬底，可以在生长衬底上常规地生长晶种层材料，然后粘结到任意适合的第一主体衬底上，然后与生长衬底分离，从而晶种层材料通过镓面粘结到第一主体衬底，通过除去生长衬底留下暴露的氮面。然后晶种层材料的氮面粘结到第二主体衬底10，即根据本发明实施方案的复合衬底的主体衬底。在粘结到第二主体衬底之后，通过适于生长衬底的技术除去第一主体衬底。在最终的复合衬底中，晶种层材料16的氮面通过任选的粘结层14粘结到主体衬底12(第二主体衬底)，从而暴露III-氮化物晶种层16的镓面用于外延层18的生长。
例如，在蓝宝石衬底上常规地生长GaN缓冲层，接着是将会形成复合衬底晶种层的InGaN层。将InGaN层用或不用粘结层粘结到第一主体衬底。通过邻接蓝宝石的GaN缓冲层的激光熔融除去蓝宝石生长衬底，然后通过蚀刻除去由于除去蓝宝石而暴露的剩余GaN缓冲层，得到粘结到第一主体衬底的InGaN层。如上面参照图7所述，InGaN层可以注入材料如氢、氘或氦，以在与最终复合衬底中晶种层的期望厚度相对应的深度形成气泡层。可以任选地加工InGaN层以形成足够平坦的供粘结的表面。然后采用或不用粘结层将InGaN层粘结到将形成最后复合衬底中的主体的第二主体衬底。然后如上所述加热第一主体衬底、InGaN层和第二主体衬底，导致注入InGaN层的气泡层膨胀，使InGaN层的薄晶种层部分与其余的InGaN层和第一主体衬底分离，得到如上所述具有粘结到主体衬底的InGaN晶种层的最终复合衬底。
作为两次粘结晶种层材料，粘结到第一主体衬底然后是第二主体衬底以翻转晶种层材料的晶体取向的替代选择，可以在氮面朝上的生长衬底上生长晶种层材料。当如上述所述将氮面晶种层材料连接到主体衬底12时，暴露晶种层16的镓面，用于外延层18的生长。可以通过例如气相外延(vapor phase epitaxy)或MOCVD生长氮面膜，如在“Morphologicaland structure characteristics of homoepitaxial GaN grown by metalorganicchemical vapour deposition(MOCVD)”，Journal of Crystal Growth204(1999)419-428和“Playing with Polarity”，Phys.Stat.Sol.(b)228，No.2，505-512(2001)中更详细描述的那样，二者均引入本文作为参考。
在一些实施方案中，晶种层材料生长为m-面或a-面材料，而不是如上所述的c-面材料。
在根据上述任意一个实施方案的复合衬底10上生长的III-氮化物器件可以加工成如图1～3所示的薄膜器件。如上所述，在复合衬底10上生长器件层18。然后将所述器件层粘结到新的主体衬底，然后可以除去所有或部分复合衬底10。图1示出了在复合衬底10上生长的器件层。器件层18典型地包含在衬底10上生长的n-型区，其可以包括任选的制备层例如缓冲层或成核层，以及任选的设计为促进复合衬底10的脱离或除去复合衬底10之后外延层的薄化的脱离层。在n-型区上典型地生长一个或更多发光层，接着是p-型区。可以加工器件层18的顶面以增加由最终器件引出的光，例如通过粗糙化或通过形成诸如光子晶体(photonic crystal)的结构。
如图2所示，在器件层18的顶面上沉积一个或更多金属层20，包括例如电阻接触层(ohmic contact layer)、反射层、阻挡层和粘结层。然后通过金属层的暴露表面20将器件层粘结到主体衬底22。一个或更多粘结层，典型地是金属，可以充当外延器件层18和主体衬底22之间热压缩(thermo-compression)或共熔(eutectic)粘结的顺从材料。适合的粘结层金属的例子包括金和银。在除去复合生长衬底10之后，主体衬底22为外延层提供机械支持，并且提供与器件层18一个表面的电接触。通常选择主体衬底22导电(也就是小于约0.1Ωcm)、导热、具有与外延层的CTE相匹配的CTE且足够平整(也就是均方根粗糙度小于约10nm)以形成有力的晶片粘结。适合的材料包括例如，金属，如Cu、Mo、Cu/Mo和Cu/W；具有金属接触的半导体，例如具有电阻接触的Si和具有电阻接触的GaAs，包括例如Pd、Ge、Ti、Au、Ni、Ag中的一种或更多种；以及陶瓷，例如AlN、压缩金刚石(compressed diamond)或化学气相沉积生长的金刚石层。
可以按晶片尺度将器件层18粘结到主体衬底22，从而整个器件晶片粘结到主体晶片，然后在粘结后将单个器件切成方块。或者，可以将器件晶片切成单个器件，然后按模块尺度将每个器件粘结到主体衬底22，如在美国申请序列号10/977,294，“Package-Integrated Thin-FilmLED”2004年10月28日提交，中更详细所述的那样，其引入本文作为参考。
在升高的温度和压力下将主体衬底22和外延层18压制在一起，以在主体衬底22和金属层20之间的界面处形成持久的结合，例如在所述界面处在金属粘结层之间形成的持久的金属键(metal bond)。用于粘结的温度及压力的范围在低端受限于获得的结合强度，在高端受限于主体衬底结构、金属化和外延结构的稳定性。例如，高温和/或高压能导致外延层分解、金属接触的分层、扩散阻挡层失效或者外延层中的成分材料的脱气。适于粘结的温度范围是例如室温到约500℃。适于粘结的压力范围是例如不施加压力至约500psi。
如图3所示，然后可以除去全部或部分复合衬底10。例如，通过在侵蚀粘结层14的蚀刻剂中蚀刻器件可以除去复合衬底10的主体衬底12。由此除去主体衬底12和粘结层14，留下晶种层16和粘结到第二主体衬底22的器件层18。也可以例如通过蚀刻、研磨、抛光或它们的组合除去晶种层16。例如可以蚀刻除去SiC晶种层，可以研磨除去Al2O3晶种层。在一些实施方案中保留晶种层16或整个复合衬底10作为最终器件的一部分。
如在图3中所示的器件，如果除去整个复合衬底10，可以使保留的器件层18变薄，例如除去最接近晶种层16的器件层部分以及具有低材料质量的部分。可以通过例如化学机械抛光、常规干蚀刻或光电化学蚀刻(PEC)使外延层变薄。可以使外延层的顶面织构化(textured)或粗糙化以增加引出的光的量。在层18的暴露表面上形成通常是n-接触的接触26，例如为环或格栅形式。接触下面的器件层可以注入例如氢来阻止从接触下面的发光区部分发射光。如本领域已知，可以在发射表面上施加波长转变层，例如磷光体(phosphor)和/或附属光学器件例如滤色片(dichroics)或偏光器。
或者，如图10所示，可以除去图1所示器件的部分外延层18，从而在器件的同一侧面暴露夹着发光区的n-型区和p-型区部分。在这些暴露部分上形成电接触26和28。如果电接触26和28是反射性的，则此结构可以接触侧向下安装在支座(mount)24上，从而如图10所示通过下连接在外延层18上的晶种层16。如果电接触26和/或28是透明的，则器件可以以接触侧向上的方式安装，从而通过接触26和28引出光(未在图10中显示)。
已详细地描述了本发明，所属领域普通技术人员将意识到，由本说明书给出的内容，可以对本发明进行改动而不脱离本文所述的本发明概念的精神。因此，本发明的范围不受限于所述的具体实施方案。

Claims (42)

1.一种方法，包括：
提供衬底，包括：
主体；和
粘结到该主体的晶种层；和
在该衬底上生长半导体结构，该半导体结构包括布置在n型区和p型区之间的发光层；
其中所述晶种层具有的厚度小于半导体结构发生应变松驰的厚度。
2.权利要求1的方法，其中所述衬底进一步包括布置在主体和晶种层之间的粘结层。
3.权利要求2的方法，其中所述粘结层包含硅的氧化物和硅的氮化物中的一种。
4.权利要求2的方法，其中所述主体的热膨胀系数是所述半导体结构中一层的热膨胀系数的至少90％。
5.权利要求1的方法，其中所述晶种层是单晶材料。
6.权利要求1的方法，其中所述晶种层包含Al2O3和SiC中的一种。
7.权利要求1的方法，其中所述主体包含Al2O3和氧化铝中的一种。
8.权利要求1的方法，其中在生长所述半导体结构之后，在所述晶种层中的平均位错密度大于所述半导体结构中的平均位错密度。
9.权利要求1的方法，其中晶种层被分成由除去晶种层或未形成晶种层的区域分隔开的分离的部分。
10.权利要求1的方法，其中所述晶种层具有50到300
Figure A20068003585000021
的厚度。
11.权利要求1的方法，其中所述主体是第一主体，该方法进一步包括：
将所述半导体结构连接到第二主体；和
除去所述第一主体。
12.权利要求11的方法，其中除去所述第一主体包括以下之一：蚀刻布置在所述晶种层和所述第一主体之间的粘结层和研磨所述第一主体。
13.权利要求11的方法，进一步包括除去所述晶种层。
14.权利要求1的方法，其中所述发光层是III-氮化物层。
15.权利要求1的方法，其中与所述晶种层组成相同的松驰的自由静置层具有与至少部分所述半导体结构不同的晶格常数。
16.权利要求1的方法，其中所述主体的热膨胀系数是所述半导体结构中一层的热膨胀系数的至少90％。
17.一种方法，包括：
提供衬底，包括：
主体；和
粘结到该主体的晶种层；和
在所述晶种层上生长半导体结构，该半导体结构包括布置在n型区和p型区之间的发光层和直接在该晶种层上生长的成核层；
其中所述晶种层的晶格常数和所述成核层的晶格常数之间的差异是1％或更小。
18.权利要求17的方法，其中所述晶种层是SiC，且所述成核层是AlN。
19.权利要求17的方法，其中所述晶种层是ZnO，且所述成核层是InGaN。
20.权利要求17的方法，其中所述衬底进一步包括布置在所述主体和所述晶种层之间的粘结层。
21.权利要求20的方法，其中所述粘结层包括硅的氧化物和硅的氮化物中的一种。
22.权利要求17的方法，其中所述主体的热膨胀系数是所述半导体结构中一层的热膨胀系数的至少90％。
23.权利要求17的方法，进一步包括在所述晶种层中形成的大量的沟槽。
24.一种方法，包括：
提供衬底，包括：
主体；和
粘结到该主体的晶种层；和
在所述晶种层上生长半导体结构，该半导体结构包括布置在n型区和p型区之间的发光层和直接在该晶种层上生长的成核层；
其中所述主体的热膨胀系数是所述半导体结构的至少一层的热膨胀系数的至少90％。
25.权利要求24的方法，其中所述衬底进一步包括布置在所述主体和所述晶种层之间的粘结层。
26.权利要求24的方法，其中所述晶种层是SiC、GaN、InGaN、AlGaN和AlN中的一种。
27.一种方法，包括：
提供衬底，包括：
主体；
粘结到该主体的晶种层；和
在该晶种层中形成的大量的沟槽；和
在该晶种层上生长半导体结构，该半导体结构包括布置在n型区和p型区之间的发光层和直接在该晶种层上生长的成核层。
28.权利要求27的方法，其中所述大量的沟槽按1微米到50微米间隔分开。
29.权利要求27的方法，其中所述大量的沟槽按50微米到2毫米间隔分开。
30.权利要求27的方法，其中所述衬底进一步包括布置在所述主体和所述晶种层之间的粘结层。
31.权利要求30的方法，其中所述沟槽延伸穿过所述晶种层到达所述粘结层。
32.权利要求27的方法，其中所述沟槽延伸穿过所述晶种层到达所述主体。
33.权利要求27的方法，其中与所述晶种层组成相同的松驰的自由静置层的晶格常数与所述成核层的晶格常数之间的差异是1％或更小。
34.权利要求27的方法，其中，所述晶种层的热膨胀系数和所述主体的热膨胀系数之间的差异导致晶种层的晶格常数在所述成核层的生长温度下增加，以致在生长温度下，所述晶种层的晶格常数与所述成核层的晶格常数之间的差异是1％或更小。
35.权利要求34的方法，其中所述晶种层是SiC，所述成核层是AlN，并且所述主体具有至少10×10-6℃-1的热膨胀系数。
36.一种方法，包括：
提供衬底，包括：
主体；
粘结到该主体的III-氮化物晶种层；
在所述晶种层上生长半导体结构，该半导体结构包括布置在n型区和p型区之间的发光层；
其中将所述晶种层定向以使得在所述晶种层的镓面上生长所述半导体结构。
37.权利要求36的方法，其中所述衬底包括布置在所述主体和晶种层之间的粘结层。
38.权利要求36的方法，进一步包括从所述晶种层和所述半导体结构除去所述主体。
39.权利要求38的方法，进一步包括在除去所述主体之后除去所述晶种层。
40.权利要求36的方法，其中提供衬底包括：
在生长衬底上生长所述III-氮化物晶种层，其中所述III-氮化物晶种层是处于应变状态的；和
从所述生长衬底释放所述III-氮化物晶种层，以致所述III-氮化物晶种层至少部分地松驰。
41.权利要求36的方法，其中所述主体是第一主体，并且提供衬底，包括：
在生长衬底上生长所述III-氮化物晶种层；
将所述III-氮化物晶种层连接到第一主体；和
除去所述生长衬底。
42.权利要求41的方法，其中提供衬底进一步包括：
在所述III-氮化物晶种层中注入注入材料；
将所述III-氮化物晶种层粘结到第二主体；和
加热所述III-氮化物晶种层，从而所述注入材料分离所述III-氮化物晶种层。
CN2006800358509A 2005-09-27 2006-09-25 制造半导体发光器件的方法 Active CN101273472B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/237,164 2005-09-27
US11/237,164 US8334155B2 (en) 2005-09-27 2005-09-27 Substrate for growing a III-V light emitting device
PCT/IB2006/053473 WO2007036865A1 (en) 2005-09-27 2006-09-25 Composite host-seed substrate for growing an iii-v light-emitting device

Publications (2)

Publication Number Publication Date
CN101273472A true CN101273472A (zh) 2008-09-24
CN101273472B CN101273472B (zh) 2011-04-20

Family

ID=37730686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800358509A Active CN101273472B (zh) 2005-09-27 2006-09-25 制造半导体发光器件的方法

Country Status (6)

Country Link
US (2) US8334155B2 (zh)
EP (1) EP1932186B1 (zh)
JP (2) JP5441298B2 (zh)
CN (1) CN101273472B (zh)
TW (2) TWI396263B (zh)
WO (1) WO2007036865A1 (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088163A (zh) * 2009-12-07 2011-06-08 S.O.I.Tec绝缘体上硅技术公司 具有InGaN层的半导体器件
CN102468385A (zh) * 2010-11-15 2012-05-23 日本碍子株式会社 复合基板及复合基板的制造方法
CN102544273A (zh) * 2010-12-21 2012-07-04 隆达电子股份有限公司 发光二极管芯片结构及其制造方法
CN102741999A (zh) * 2009-11-18 2012-10-17 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法，和用所述方法形成的半导体结构和器件
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
CN103151432A (zh) * 2011-02-03 2013-06-12 Soitec公司 用于层转移的金属载体以及用于形成所述金属载体的方法
CN103180971A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 生长于衬底上的iii族氮化物层
CN103180495A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 形成复合衬底的方法
CN103534391A (zh) * 2011-03-18 2014-01-22 日本碍子株式会社 第13族金属氮化物的制造方法及用于该方法的晶种基板
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
CN104600070A (zh) * 2013-10-31 2015-05-06 三星电子株式会社 衬底结构、cmos器件和制造cmos器件的方法
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9478945B2 (en) 2011-06-15 2016-10-25 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body
CN107170861A (zh) * 2017-06-02 2017-09-15 王荣华 一种led氮化镓衬底及其制备方法
CN110600435A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN110600436A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN111865257A (zh) * 2020-07-02 2020-10-30 中国科学院上海微系统与信息技术研究所 一种声波谐振器及其制备方法
CN116121721A (zh) * 2023-04-14 2023-05-16 松诺盟科技有限公司 一种纳米应变薄膜、轮辐力传感器及其制备方法

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
DE112005002889B4 (de) * 2004-12-14 2015-07-23 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben
EP1864339A4 (en) * 2005-03-11 2010-12-29 Seoul Semiconductor Co Ltd LIGHT-EMITTING DIODE DIODE WITH PHOTO-EMITTING CELL MATRIX
CN100372137C (zh) * 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
TW200707806A (en) * 2005-06-17 2007-02-16 Univ California (Al, Ga, In)N and ZnO direct wafer bonded structure for optoelectronic applications, and its fabrication method
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
CN101283287B (zh) 2005-10-11 2013-03-06 皇家飞利浦电子股份有限公司 采用集成电子器件的rf天线
US7885306B2 (en) * 2006-06-30 2011-02-08 Osram Opto Semiconductors Gmbh Edge-emitting semiconductor laser chip
TW201448263A (zh) 2006-12-11 2014-12-16 Univ California 透明發光二極體
JP5056272B2 (ja) * 2007-08-28 2012-10-24 住友電気工業株式会社 窒化ガリウム系半導体面発光素子、および窒化ガリウム系半導体面発光素子を作製する方法
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
WO2009141724A1 (en) * 2008-05-23 2009-11-26 S.O.I.Tec Silicon On Insulator Technologies Formation of substantially pit free indium gallium nitride
EP2151861A1 (en) 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
WO2010024987A1 (en) * 2008-08-27 2010-03-04 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures or devices using layers of semiconductor material having selected or controlled lattice parameters
KR101324303B1 (ko) * 2008-08-28 2013-10-30 소이텍 클로라이드 가스 흐름의 ｕｖ 흡수기반의 모니터 및 제어
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
CN102239538A (zh) * 2008-09-24 2011-11-09 S.O.I.探测硅绝缘技术公司 形成经松弛半导体材料层、半导体结构、装置的方法及包含经松弛半导体材料层、半导体结构、装置的工程衬底
JP5441094B2 (ja) * 2008-10-01 2014-03-12 国立大学法人京都工芸繊維大学 半導体基板の製造方法および半導体基板
US8278193B2 (en) 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
US8679942B2 (en) 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
SG171714A1 (en) * 2008-12-19 2011-07-28 Soitec Silicon On Insulator Strain engineered composite semiconductor substrates and methods of forming same
WO2010085754A1 (en) * 2009-01-23 2010-07-29 Lumenz Inc. Semiconductor devices having dopant diffusion barriers
US20100187568A1 (en) * 2009-01-28 2010-07-29 S.O.I.Tec Silicon On Insulator Technologies, S.A. Epitaxial methods and structures for forming semiconductor materials
US7875984B2 (en) 2009-03-04 2011-01-25 Koninklijke Philips Electronics N.V. Complaint bonding structures for semiconductor devices
US8202741B2 (en) * 2009-03-04 2012-06-19 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device using a compliant bonding structure
US8247886B1 (en) 2009-03-09 2012-08-21 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
FR2943174B1 (fr) 2009-03-12 2011-04-15 Soitec Silicon On Insulator Adaptation du parametre de maille d'une couche de materiau contraint
JP2011023713A (ja) * 2009-06-19 2011-02-03 Sumitomo Chemical Co Ltd 発光デバイスおよび発光デバイスの製造方法
US8183577B2 (en) * 2009-06-30 2012-05-22 Koninklijke Philips Electronics N.V. Controlling pit formation in a III-nitride device
US9000466B1 (en) 2010-08-23 2015-04-07 Soraa, Inc. Methods and devices for light extraction from a group III-nitride volumetric LED using surface and sidewall roughening
US8580593B2 (en) 2009-09-10 2013-11-12 Micron Technology, Inc. Epitaxial formation structures and associated methods of manufacturing solid state lighting devices
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
DE102009047881B4 (de) * 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
US8581229B2 (en) 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
TWI414088B (zh) * 2009-12-16 2013-11-01 Epistar Corp 發光元件及其製造方法
WO2011073886A1 (en) 2009-12-18 2011-06-23 Koninklijke Philips Electronics N.V. Substrate for a semiconductor light emitting device
US8203153B2 (en) * 2010-01-15 2012-06-19 Koninklijke Philips Electronics N.V. III-V light emitting device including a light extracting structure
US8105852B2 (en) 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US20110205049A1 (en) * 2010-02-22 2011-08-25 Koninklijke Philips Electronics N.V. Adaptive lighting system with iii-nitride light emitting devices
US9705028B2 (en) 2010-02-26 2017-07-11 Micron Technology, Inc. Light emitting diodes with N-polarity and associated methods of manufacturing
US8290014B2 (en) * 2010-03-11 2012-10-16 Junesand Carl Active photonic device
US8269235B2 (en) 2010-04-26 2012-09-18 Koninklijke Philips Electronics N.V. Lighting system including collimators aligned with light emitting segments
US8154052B2 (en) 2010-05-06 2012-04-10 Koninklijke Philips Electronics N.V. Light emitting device grown on wavelength converting substrate
US8536022B2 (en) 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
WO2012059862A2 (en) * 2010-11-02 2012-05-10 Koninklijke Philips Electronics N.V. Light emitting device with improved extraction efficiency
US10304997B2 (en) 2010-11-02 2019-05-28 Lumileds Llc III-nitride light emitting device with a region including only ternary, quaternary, and/or quinary III-nitride layers
KR101761858B1 (ko) * 2010-12-28 2017-07-27 서울반도체 주식회사 질화물계 반도체 소자의 기판 분리 방법
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
FR2972292B1 (fr) * 2011-03-01 2013-03-01 Soitec Silicon On Insulator Support métallique pour le transfert de couche et procédés pour former ce support
JP2012106906A (ja) * 2011-08-11 2012-06-07 Sumitomo Electric Ind Ltd ＧａＮ系膜の製造方法
JP2012106907A (ja) * 2011-08-11 2012-06-07 Sumitomo Electric Ind Ltd ＧａＮ系膜の製造方法
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
JP5857573B2 (ja) * 2011-09-16 2016-02-10 富士通株式会社 化合物半導体装置の製造方法
KR20140074142A (ko) * 2011-10-07 2014-06-17 스미토모덴키고교가부시키가이샤 ＧａＮ계 막의 제조 방법 및 그것에 이용되는 복합 기판
US8758510B2 (en) * 2011-12-28 2014-06-24 Sicrystal Aktiengesellschaft Production method for an SiC volume monocrystal with a non-homogeneous lattice plane course and a monocrystalline SiC substrate with a non-homogeneous lattice plane course
TWI506817B (zh) * 2012-01-10 2015-11-01 Soitec Silicon On Insulator 用於層轉移之金屬載體及其形成方法
FR2985852B1 (fr) * 2012-01-16 2014-11-28 Soitec Silicon On Insulator Dispositifs a semi-conducteurs qui comprennent des couches de substrats et des couches semi-conductrices superposees dessus et ayant des coefficients de dilatation thermiques proches, et procedes connexes
CN103305908A (zh) * 2012-03-14 2013-09-18 东莞市中镓半导体科技有限公司 一种用于GaN生长的复合衬底
EP2832900B8 (en) * 2012-03-28 2019-09-11 Kabushiki Kaisha Toyota Chuo Kenkyusho Laminated substrate of silicon single crystal and group iii nitride single crystal with off angle
JP5929434B2 (ja) * 2012-04-03 2016-06-08 住友電気工業株式会社 ＡｌＮ系膜の製造方法およびそれに用いられる複合基板
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
US9978904B2 (en) * 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
JP2016511934A (ja) * 2013-01-16 2016-04-21 キューマット インコーポレイテッドＱｍａｔ， Ｉｎｃ． 光電子デバイスを形成する技術
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
US10852492B1 (en) 2014-10-29 2020-12-01 Acacia Communications, Inc. Techniques to combine two integrated photonic substrates
CN105045436A (zh) * 2015-09-15 2015-11-11 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
DE102016124646A1 (de) 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
JP7075840B2 (ja) * 2018-07-09 2022-05-26 パナソニックホールディングス株式会社 Ｉｉｉ族窒化物半導体発光ダイオード、およびその製造方法
CN116529851A (zh) * 2020-12-11 2023-08-01 华为技术有限公司 外延衬底及其制备方法、半导体晶圆

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69233314T2 (de) * 1991-10-11 2005-03-24 Canon K.K. Verfahren zur Herstellung von Halbleiter-Produkten
JP3325380B2 (ja) * 1994-03-09 2002-09-17 株式会社東芝 半導体発光素子およびその製造方法
JP2839077B2 (ja) * 1995-06-15 1998-12-16 日本電気株式会社 窒化ガリウム系化合物半導体発光素子
JPH09116225A (ja) * 1995-10-20 1997-05-02 Hitachi Ltd 半導体発光素子
JP3409958B2 (ja) * 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
JPH09219540A (ja) * 1996-02-07 1997-08-19 Rikagaku Kenkyusho ＧａＮ薄膜の形成方法
US5880491A (en) 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
US6146916A (en) 1997-12-02 2000-11-14 Murata Manufacturing Co., Ltd. Method for forming a GaN-based semiconductor light emitting device
US6194742B1 (en) * 1998-06-05 2001-02-27 Lumileds Lighting, U.S., Llc Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
KR100580307B1 (ko) * 1998-07-14 2006-05-16 후지쯔 가부시끼가이샤 반도체 레이저 및 반도체 장치
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
CN1292494C (zh) 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
JP3453558B2 (ja) * 2000-12-25 2003-10-06 松下電器産業株式会社 窒化物半導体素子
US6489636B1 (en) * 2001-03-29 2002-12-03 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6635904B2 (en) * 2001-03-29 2003-10-21 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
JP3782328B2 (ja) * 2001-08-31 2006-06-07 独立行政法人科学技術振興機構 半導体装置
US20030064535A1 (en) 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6890785B2 (en) 2002-02-27 2005-05-10 Sony Corporation Nitride semiconductor, semiconductor device, and manufacturing methods for the same
JP4422473B2 (ja) * 2003-01-20 2010-02-24 パナソニック株式会社 Ｉｉｉ族窒化物基板の製造方法
JP2004247563A (ja) * 2003-02-14 2004-09-02 Sony Corp 半導体素子
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
KR100568299B1 (ko) 2004-03-31 2006-04-05 삼성전기주식회사 질화갈륨계 반도체 발광소자
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR100674829B1 (ko) * 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
US7125734B2 (en) 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
KR100616686B1 (ko) * 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
US20070069225A1 (en) 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741999A (zh) * 2009-11-18 2012-10-17 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法，和用所述方法形成的半导体结构和器件
CN102741999B (zh) * 2009-11-18 2015-07-15 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
CN102088163A (zh) * 2009-12-07 2011-06-08 S.O.I.Tec绝缘体上硅技术公司 具有InGaN层的半导体器件
CN103180971A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 生长于衬底上的iii族氮化物层
CN103180495A (zh) * 2010-11-02 2013-06-26 皇家飞利浦电子股份有限公司 形成复合衬底的方法
US9070547B2 (en) 2010-11-15 2015-06-30 Ngk Insulators, Ltd. Composite substrate and method for manufacturing composite substrate
CN102468385A (zh) * 2010-11-15 2012-05-23 日本碍子株式会社 复合基板及复合基板的制造方法
CN102468385B (zh) * 2010-11-15 2016-01-13 日本碍子株式会社 复合基板及复合基板的制造方法
CN102544273A (zh) * 2010-12-21 2012-07-04 隆达电子股份有限公司 发光二极管芯片结构及其制造方法
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US9202741B2 (en) 2011-02-03 2015-12-01 Soitec Metallic carrier for layer transfer and methods for forming the same
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
CN103151432A (zh) * 2011-02-03 2013-06-12 Soitec公司 用于层转移的金属载体以及用于形成所述金属载体的方法
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
CN103534391A (zh) * 2011-03-18 2014-01-22 日本碍子株式会社 第13族金属氮化物的制造方法及用于该方法的晶种基板
TWI586060B (zh) * 2011-06-15 2017-06-01 歐斯朗奧托半導體股份有限公司 光電半導體本體及光電元件
US9478945B2 (en) 2011-06-15 2016-10-25 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing an optoelectronic semiconductor body
US8916483B2 (en) 2012-03-09 2014-12-23 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum
US9716148B2 (en) 2012-03-09 2017-07-25 Soitec Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum, and structures formed by such methods
CN104600070A (zh) * 2013-10-31 2015-05-06 三星电子株式会社 衬底结构、cmos器件和制造cmos器件的方法
CN104600070B (zh) * 2013-10-31 2019-06-07 三星电子株式会社 衬底结构、cmos器件和制造cmos器件的方法
CN107170861A (zh) * 2017-06-02 2017-09-15 王荣华 一种led氮化镓衬底及其制备方法
CN110600435A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN110600436A (zh) * 2019-09-05 2019-12-20 方天琦 多层复合基板结构及其制备方法
CN111865257A (zh) * 2020-07-02 2020-10-30 中国科学院上海微系统与信息技术研究所 一种声波谐振器及其制备方法
CN116121721A (zh) * 2023-04-14 2023-05-16 松诺盟科技有限公司 一种纳米应变薄膜、轮辐力传感器及其制备方法
CN116121721B (zh) * 2023-04-14 2023-06-23 松诺盟科技有限公司 一种纳米应变薄膜、轮辐力传感器及其制备方法

Also Published As

Publication number Publication date
US8288186B2 (en) 2012-10-16
JP2007096331A (ja) 2007-04-12
TWI396263B (zh) 2013-05-11
JP5441298B2 (ja) 2014-03-12
EP1932186B1 (en) 2017-08-02
US20070072324A1 (en) 2007-03-29
WO2007036865A1 (en) 2007-04-05
EP1932186A1 (en) 2008-06-18
TW201320252A (zh) 2013-05-16
JP2012199578A (ja) 2012-10-18
CN101273472B (zh) 2011-04-20
US8334155B2 (en) 2012-12-18
US20110027975A1 (en) 2011-02-03
JP5734239B2 (ja) 2015-06-17
TWI538110B (zh) 2016-06-11

Similar Documents

Publication Publication Date Title
CN101273472B (zh) 制造半导体发光器件的方法
CN101273469B (zh) Ⅲ-ⅴ发光器件
US9117944B2 (en) Semiconductor light emitting devices grown on composite substrates
US8334543B2 (en) III-V light emitting device including a light extracting structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant