CN103180971A - 生长于衬底上的iii族氮化物层 - Google Patents

生长于衬底上的iii族氮化物层 Download PDF

Info

Publication number
CN103180971A
CN103180971A CN2011800528587A CN201180052858A CN103180971A CN 103180971 A CN103180971 A CN 103180971A CN 2011800528587 A CN2011800528587 A CN 2011800528587A CN 201180052858 A CN201180052858 A CN 201180052858A CN 103180971 A CN103180971 A CN 103180971A
Authority
CN
China
Prior art keywords
substrate
nitride layer
layer
iii nitride
iii group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800528587A
Other languages
English (en)
Inventor
N.F.加德纳
W.K.戈伊茨
M.J.格伦德曼恩
M.B.麦劳林
J.E.埃普勒
M.D.坎拉斯
F.M.斯特兰卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN103180971A publication Critical patent/CN103180971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在根据本发明实施例的方法中，在衬底上生长III族氮化物层。所述衬底是RAO3(MO)n，其中R是从Sc、In、Y和镧系元素中选择的；A是从Fe（III）、Ga和Al中选择的；M是从Mg、Mn、Fe（II）、Co、Cu、Zn和Cd中选择的；n是≥1的整数。在一些实施例中，[(|asubstrate–alayer|)/asubstrate]*100%不超过1%，其中asubstrate是衬底的面内晶格常数，alayer是III族氮化物层的体晶格常数。在根据本发明实施例的另一种方法中，在衬底上生长III族氮化物层。所述衬底是非III族氮化物材料。所述III族氮化物层是三元、四元或五元合金。III族氮化物层足够厚，以在机械上自支持并具有低缺陷密度。

Description

生长于衬底上的III族氮化物层
技术领域
本发明涉及在衬底上生长III族氮化物层。可以将III族氮化物层用作半导体发光器件结构的生长衬底。
背景技术
半导体发光器件是现有可用的最有效率的光源之一，包括发光二极管（LED）、谐振腔发光二极管（RCLED）、垂直腔激光二极管（VCSEL）和边发光激光器。在制造能够在可见光谱范围工作的高亮度发光器件时当前感兴趣的材料系统包括III-V族半导体，尤其是镓、铝、铟和氮的二元、三元和四元合金，也称为III族氮化物材料。典型地，通过用金属有机化学气相沉积（MOCVD）、分子束外延（MBE）或其他外延技术在蓝宝石、碳化硅、III族氮化物或其他适当衬底上外延生长不同组分和掺杂剂浓度的半导体层的叠层来制造III族氮化物发光器件。该叠层常常包括形成于衬底上方、掺杂有例如Si的一个或多个n型层，形成于一个或多个n型层上方有源区中的一个或多个发光层，以及形成于有源区上方、掺杂有例如Mg的一个或多个p型层。电接触形成于n和p型区域上。
由于天然III族氮化物衬底一般非常昂贵且不易获得，所以常常在蓝宝石或SiC衬底上生长III族氮化物器件。这些非III族氮化物衬底并不是最优的，因为蓝宝石和SiC与其上生长的III族氮化物层具有不同的晶格常数，这在III族氮化物器件层中导致应变和晶体缺陷，可能造成性能不良和可靠性问题。
US 6086673教导了：“在生长衬底上产生氮化物层……[对于］很多应用而言，优选独立式的GaN层……可以在生长衬底上进行GaN的生长，该生长衬底固有地或人为地经过加工，以在平行于主要生长表面的平面中表现出机械性弱点，其量值足以促成沿该平面的机械破坏，并且由于生长氮化物之后冷却衬底和氮化物层时产生的热应力而导致外延氮化物层剥落……冷却和剥落机制……[使得能够]形成厚而无裂缝且独立式的GaN层……促成GaN层自动剥落的[适当]异质衬底包括，例如云母状、即分层或石墨材料，例如ScMgAlO4，以及云母材料一类。”。
发明内容
本发明的目的是提供一种生长于衬底上的III族氮化物合金膜。在一些实施例中，可以在III族氮化物合金膜上生长III族氮化物发光器件结构。
在根据本发明实施例的方法中，在衬底上生长III族氮化物层。所述衬底是RAO3(MO)n，其中R是从Sc、In、Y和镧系元素中选择的；A是从Fe（III）、Ga和Al中选择的；M是从Mg、Mn、Fe（II）、Co、Cu、Zn和Cd中选择的；n是≥1的整数。在一些实施例中，[(|asubstrate – alayer|)/asubstrate]*100% 不超过1%，其中asubstrate是衬底的面内晶格常数，alayer是III族氮化物层的体晶格常数。
在根据本发明实施例的方法中，在衬底上生长III族氮化物层。所述衬底是非III族氮化物材料。所述III族氮化物层是三元、四元或五元合金。III族氮化物层足够厚，以在机械上自支持并具有低缺陷密度。
这里描述的III族氮化物合金膜可以用作用于III族氮化物发光器件的生长衬底。生长于这种合金膜上的III族氮化物发光器件可以具有较小的应变，因此比常规方法生长的III族氮化物发光器件具有更好的性能。
附图说明
图1示出了生长于衬底上的合金膜。
图2示出了生长于合金膜上的半导体器件结构。
图3示出了薄膜倒装芯片发光器件。
图4示出了垂直发光器件。
具体实施方式
一种生产可以在其上生长III族氮化物器件的三元或四元III族氮化物合金膜厚层的方法是，在诸如GaN的二元半导体模板膜上，通过高生长速率沉积技术、例如HVPE（氢化物气相处延）沉积合金膜，模板膜是沉积于诸如蓝宝石的常规衬底上的。衬底（在本范例中为蓝宝石）和模板膜（在本范例中为GaN）之间的晶格失配一般较大（>1%），因此GaN将含有很多缺陷。合金膜（在本范例中为InGaN）与二元膜也高度失配（>1%的晶格失配），从而在其生长期间向合金膜中引入了额外的缺陷或不均匀性。由于晶格失配导致的缺陷，生长于用这种方法生产的合金膜上的器件可能会表现出较差性能。此外，合金膜的厚度一般不超过几微米，以便使额外缺陷的密度最小化，因此在机械上无法自支持。因此，在合成衬底上进行器件的生长，在本范例中，合成衬底包括蓝宝石、GaN和InGaN，它们全都具有不同的热膨胀系数，可能导致晶片显著的弓形弯曲或其他几何畸变。
在本发明的实施例中，提供了一种衬底，它与期望的合金膜晶格匹配（或接近匹配），并且具有相同的六边形对称性。由于衬底是晶格匹配的，所以在生长期间将在合金膜中引入更少的缺陷或不均匀性，并且可以生长更厚的膜（例如，在一些实施例中大于50µm厚，在一些实施例中大于100μm厚，在一些实施例中大于200μm厚），从而在机械上可以自支持。可以从厚的合金膜上去除衬底，接下来可以重新使用所述衬底。
图1示出了根据本发明实施例，生长于衬底10上的合金膜12。半导体材料层的特征可以是体晶格常数以及面内晶格常数。体晶格常数是与半导体层组分相同的理论上完全弛豫层的晶格常数。面内晶格常数是生长时半导体层的晶格常数。如果半导体层有应变，体晶格常数与面内晶格常数不同。如果半导体层生长于基本晶格匹配的衬底上，半导体层的体晶格常数将与半导体层的面内晶格常数接近相同，并与衬底的面内晶格常数相同，无需消除裂缝或其他应变。对于被生长为体锭并解理成晶片的衬底，衬底的面内晶格常数可能与衬底的体晶格常数相同。对于生长时有应变的衬底或合成衬底，衬底的面内晶格常数可能与衬底的体晶格常数不同。在一些实施例中，合金膜12的体晶格常数alayer在衬底10的面内晶格常数asubstrate的1%之内，在一些实施例中，在衬底10的面内晶格常数asubstrate的0.5%之内。换言之，在一些实施例中，[(|asubstrate-alayer|)/asubstrate］*100%不超过1%，在一些实施例中，不超过0.5%。
衬底10是非III族氮化物材料。在一些实施例中，衬底10与合金膜12具有类似或相同的六边形纤锌矿对称性。在一些实施例中，衬底10基本不受沉积合金膜12期间经历的化学和热环境的侵袭。在一些实施例中，衬底10的面内热膨胀系数在所沉积合金膜12的面内热膨胀系数的30%之内。在一些实施例中，衬底10可以对近紫外辐射透明或不透明。在一些实施例中，衬底10是单晶或基本单晶材料。
在一些实施例中，衬底10是一般组分为RAO3（MO）n的材料，其中R是三价阳离子，常常从Sc、In、Y和镧系元素（原子序数57-71）中选择；A也是三价阳离子，常常从Fe（III）、Ga和Al中选择；M是二阶阳离子，常常从Mg、Mn、Fe（II）、Co、Cu、Zn和Cd中选择；n是≥1的整数。在一些实施例中，n≤9，在一些实施例中n≤3。在一些实施例中，RAMO4 (即n=1) 化合物是YbFe2O4结构类型，而RAO3(MO)n (n ≥ 2)化合物是InFeO3(ZnO)n 结构类型。
下表列出了用于衬底10的适当材料以及与相应衬底具有相同面内晶格常数的InGaN合金组分的范例：
材料 面内衬底晶格常数a (Å) 外观 晶格匹配的InxGa1-xN中的x
InFeZn2O5 3.309 褐色 0.34
InFeZn8O11 3.276 褐色 0.25
ScGaMgO4 3.272 透明 0.24
ScAlMgO4 3.236 透明 0.14
InAlMgO4 3.29 透明 0.29
ScAlMnO4 3.26 透明 0.20
InFeMnO4 3.356 褐色 0.48
InAlMnO4 3.319 黑色 0.37
InAlCoO4 3.301 黑色 0.32
InGaFeO4 3.313 黑色 0.36
在Kimizuka和Mohri的如下文章中详细描述了这些和相关的衬底材料：“Structural Classification of RAO3（MO）n Compounds（R=Sc，In，Y或Lanthanides；A=Fe（III），Ga，Cr或Al；M=Divalent Cation；n=1-11）”，刊载于Journal of Solid State Chemistry 78，98（1989），在此通过引用并入本文。
在一些实施例中，合金膜12生长于衬底10相对于衬底的主晶体平面“错切”或成角度的表面上。在一些实施例中，其上生长合金膜12的衬底10的表面可以偏离基础（0001）平面在-10和+10度之间取向。在一些实施例中，与（0001）平面倾斜-0.15和+0.15度之间的错切可能导致衬底表面上大的原子阶地，这可能有利地减少阶地边缘处形成的缺陷数量。
通过本领域中已知的任何手段，例如包括金属有机化学气相沉积（MOCVD）、HVPE或分子束外延（MBE），在衬底10上沉积合金膜12。合金膜12和衬底10之间完美的晶格匹配不是必需的，但0.1%之内的晶格匹配可以允许沉积至少50μm厚的高质量合金膜12。出于本发明实施例的目的，可以根据Vegard定律估计三元或四元AlInGaN层的体晶格常数，对于AlxInyGazN而言，可以表示为 aAlInGaN = x(aAlN) + y(aInN) + z(aGaN), 其中x+y+z=1，变量“a”是指每种二元材料的体a晶格常数。AlN的体a晶格常数为3.111Å，InN的体a晶格常数为3.544Å，GaN的体a晶格常数为3.1885Å。
合金膜12可以是其上可以生长III族氮化物器件结构的任何材料。合金膜12常常是III族氮化物或其他III-V族材料的三元（例如InGaN或AlGaN）、四元（例如AlInGaN）或五元（例如BAlInGaN）合金。如上表中所示，在一些实施例中，InGaN合金膜12中InN的比例可以介于14%和48%之间。可以在上表中列出的衬底上生长具有有源区的III族氮化物器件结构，有源区发射可见光谱中从蓝色到红-橙色部分的可见光。可以生长合金膜12，使得在一些实施例中缺陷密度小于5×108cm-2，在一些实施例中，小于107cm-2。
在一些实施例中，合金膜12掺杂有一种或多种n型掺杂剂，例如Si、Ge或Sn，或者一种或多种p型掺杂剂，例如Mg、Be、Zn或Cd。例如，可以在垂直器件中使用掺杂合金膜12，其中在合金膜12与器件结构相反的表面上形成接触。在一些实施例中，合金膜12掺杂有一种或多种掺杂剂以使得合金膜绝缘，例如Fe和/或C。在单个合金膜12上以单片方式形成诸如LED的数个器件时，可以使用绝缘合金膜。绝缘合金膜可以将相邻的器件电隔离。以单片形式形成于单个合金膜上的数个器件的一个范例是可以连接到交流电源的LED阵列。在一些实施例中，不对合金膜12进行人为地掺杂或补偿和半绝缘。在一些实施例中，使用一种或多种掺杂剂细调合金膜12的晶格常数，以减小与衬底10的晶格失配，这样可以减小合金膜12中所需的铟量和/或允许生长更厚的合金膜12。
在一些实施例中，从衬底10去除合金膜12。
如果衬底10是透明的，在一些实施例中，通过激光剥离去除合金膜12，其中通过衬底引导激光束。首先生长于衬底10上的III族氮化物材料层吸收激光并熔化，从衬底释放合金膜12。可以由插入厚合金膜12和衬底10之间的更低能隙合金半导体的可选层14促成激光剥离。可以选择低能隙层14的组分，使得该层14可以比厚合金膜12吸收更多入射激光，这样可以减少熔化衬底10和半导体材料之间的界面所需的入射通量并可以在整个合金膜12内造成较少的分布式损伤。
在一些实施例中，层14是沉积合金膜12之前提供于衬底10上的诸如SiNx或SiO2的非III族氮化物材料的不连续图案化膜，使得合金膜优先在衬底的暴露部分上形成晶核并生长，然后在沉积足够厚度之后在不连续图案上聚结。图案化层可以优先吸收入射的激光，导致合金膜/衬底界面的局域化熔化和破碎。
在一些实施例中，在合金膜12和衬底10的界面处或附近提供可选的弱化区16，以便促进该界面的破碎，由此更容易从衬底去除合金膜。可以通过在沉积全部或部分合金膜或图案化膜之前或之后注入H或N或其他原子的一种或多种，在衬底10或合金膜12中提供弱化区。可以通过首先以较高摩尔分数的InN（在一定生长温度下）生长合金膜12、接下来以较低摩尔分数的InN（优先在与衬底晶格匹配的组分下，在一定的更高生长温度下）生长合金膜12，来在合金膜12中提供弱化区16。可以根据其相图在更高生长温度下将承载较高InN的合金膜变换成甚至更高和更低铟组分的区域。铟组分最高的区域对入射激光吸收更多，由于铟组分空间变化导致的机械应力将在合金膜中生成机械弱化层。
也可以通过在沉积合金膜12之前对衬底的表面（例如，具有衬底材料的矩形或三角形脊栅格）进行构图，在合金膜12/衬底10界面处提供弱化区16。
也可以通过将晶片暴露于高度聚焦的脉冲激光束的图案，在合金膜12/衬底10界面处提供弱化区16，该激光束的强度和光子能量足以在晶体结构中生成多个微米尺度的晶体缺陷或孔洞。可以通过跨越晶片光栅式扫描一个或多个激光束，或利用衍射光学系统从诸如准分子激光器的单个大功率激光器产生大量光斑，从而产生晶体损伤图案。激光束可以强烈会聚而具有短的亚微秒脉冲，可以产生高度局域化的损伤。可以在生长之后利用充分小的剂量通过外延叠层进行这种曝光，从而可以在曝光之后进行进一步的晶片处理。在一些实施例中，在后续晶片处理（例如，在管芯级别上而非在晶片级别上的工艺中）之后去除衬底。而且，曝光的总功率可以小于传统激光剥离所需，这样可以造成较小的机械冲击。
在一些实施例中，通过蚀刻，例如湿法化学蚀刻去除衬底10。例如，如C. D. Brandle等人在Solid-State Electronics，42，467（1998）中发表的“Dry and Wet Etching of ScMgAlO4”一文所述，ScMgAlO4容易受到H3PO4和H2O2、H2SO4：H2O2：H2O的水成混合物，以及HF的水成混合物的腐蚀，在此通过引用将其并入本文。在一些实施例中，利用Cl2和Ar的气体混合物，在800瓦的外加功率下，通过反应离子蚀刻去除生长衬底30的全部或一部分。
上表中示出的衬底材料具有云母状特性，其中晶体的（0001）基础平面（即，在衬底取向为（0001）的情况下，与衬底表面平行的面）优先破碎。可以通过机械方法从合金膜12去除衬底10。适当的方法包括，但不限于利用例如抛光料浆机械研磨；在衬底和合金膜之间施加旋转力；向衬底附着涂布粘合剂的塑料膜，向合金层附着第二涂布粘合剂的塑料膜，并拉开衬底和合金膜；使用锐利的刀刃破坏衬底和合金膜之间的界面；施加声能脉冲；施加聚焦到界面平面处的小点（<1mm2）的一个或多个激光脉冲以生成发起破碎的冲击波；在衬底10和合金膜12的表面上施加不均匀的温度分布；以及在合金膜12和衬底10的表面法线上施加温度梯度（例如，向合金膜的一个面施加更高温度，向衬底的一个面施加更低温度）。
一旦从合金膜12去除了衬底10，就可以重新形成衬底10的表面并在其上沉积另一个合金膜12。
在去除衬底10之后，可以在合金膜12上生长半导体器件结构，如图2所示。尽管在下面的范例中，半导体器件结构是发射蓝光或紫外光的III族氮化物LED，但也可以在这里所述的衬底上形成其他电子和光电子器件，例如激光二极管、高电子迁移率晶体管和异质结双极晶体管。
如图2所示，在合金膜12上方生长半导体结构22。半导体结构22包括夹在n和p型区域21和25之间的发光或有源区23。通常首先生长n型区域21，其可以包括多个不同组分和掺杂剂浓度的层，例如包括准备层，如缓冲层或成核层，可以是n型或非人为掺杂的，以及为了发光区高效发光所需的特定光学或电学性质而设计的n或甚至p型器件层。在n型区域21上生长发光或有源区23。适当发光区23的范例包括单个厚的或薄的发光层，或包括由势垒层分隔的多个薄或厚发光层的多量子阱发光区。在发光区23上方生长p型区域25。像n型区域21那样，p型区域25可以包括多个不同组分、厚度和掺杂剂浓度的层，包括非人为掺杂的层或n型层。在一个范例中，ScMgAlO4是衬底10，合金膜12是In0.14Ga0.86N。在本范例中，分别由In0.14Ga0.86N、In0.16Ga0.84N和In0.12Ga0.88N形成n型层、发光层和p型层。可以将图2中所示的结构处理成任何适当的器件设计，包括，但不限于图3所示的薄膜倒装芯片器件和图4所示的垂直器件。
在图3所示的器件中，p接触金属26设置于p型区域25上，然后蚀刻掉p型区域25和有源区23的部分以暴露n型层用于金属化。P接触26和n接触24在器件的同一侧。P接触26与n接触24通过间隙27电隔离，可以利用诸如电介质的电绝缘材料填充间隙。如图3所示，p接触26可以设置于多个n接触区域24之间，但这不是必须的。在一些实施例中，n接触24和p接触26中的任一个或这两者都是反射的，安装器件使得通过器件顶部沿图3所示的取向提取光。在一些实施例中，可以限制接触的范围或将其做成透明的，可以安装器件，使得通过形成接触的表面提取光。将半导体结构附着于底座28。可以去除其上生长半导体结构22的合金膜，如图3所示，或者其可以保持为器件的一部分。在一些实施例中，对通过去除合金膜暴露的半导体层或（在合金膜保持为器件的一部分的实施例中）合金膜自身进行图案化或粗糙化，这可以改善从器件的光提取。
在图4中所示的垂直注入LED中，在半导体结构22的一侧形成n接触，在半导体结构的另一侧形成p接触。例如，p接触26可以形成于p型区域25上，器件可以通过p接触26附着于底座28。可以去除合金膜的全部或一部分，可以在通过去除一部分合金膜而暴露的n型区域21的表面上形成n接触24。可以利用图4所示的丝焊或金属桥形成通往n接触的电接触。在一些实施例中，全部或部分合金膜保留在器件中，形成通往合金膜的电接触。
可以将LED与一种或多种波长转换材料，如磷光体、量子点或染料组合，以生成白光或其他颜色的单色光。可以通过波长转换材料转换LED发出的全部或仅部分光。LED发出的未转换光可以是最终光谱的一部分，但未必是这样。常见组合的范例包括发蓝光的LED与发黄光的磷光体组合，发蓝光的LED与发绿光和发红光的磷光体组合，发紫外光的LED与发蓝光和发黄光的磷光体组合，发紫外光的LED与发蓝光、绿光和红光的磷光体组合。可以增加发射其他颜色光的波长转换材料以调节从器件发射的光的光谱。
波长转换元件例如可以是胶合或键合到LED或与LED间隔开的预先形成的陶瓷磷光体层，或设置在有机或无机密封剂中的粉末磷光体或量子点，该密封剂被模板印刷、丝网印刷、喷射、沉淀、蒸镀、溅镀或以其他方式分配或沉积在LED上。
三元、四元或五元半导体合金膜相对于现有的元素性和二元半导体衬底，可以具有几个优点。例如，上述合金膜的晶体结构和面内晶格常数可以更好地匹配到III族氮化物器件结构。这可能获得更高的晶体质量（例如，更少的缺陷），有源层上更小的应变，这可以改善材料的光电性质并可以改善器件性能，这还能获得衬底和器件层热膨胀特性的更好匹配，从而可能实现器件的更高制造产率。
已经详细地描述了本发明，本领域的技术人员将认识到，在给定本发明公开内容的情况下，可以对本发明做出修改而不脱离这里所述的发明构思的精神。因此，并非要将本发明的范围限制到图示和描述的特定实施例。

Claims (20)

1.一种方法，包括：
在衬底上生长III族氮化物层；其中
所述衬底是RAO3(MO)n，其中R是从Sc、In、Y和镧系元素中选择的；A是从Fe（III）、Ga和Al中选择的；M是从Mg、Mn、Fe（II）、Co、Cu、Zn和Cd中选择的；n是≥1的整数；
所述衬底具有面内晶格常数asubstrate；
所述III族氮化物层具有体晶格常数alayer；并且
[(|asubstrate – alayer|)/asubstrate]*100% 不超过1%。
2.根据权利要求1所述的方法，其中所述衬底是ScMgAlO4、ScGaMgO4、ScAlMnO4、InAlMnO4之一。
3.根据权利要求1所述的方法，其中所述III族氮化物层是InGaN和AlInGaN之一。
4.根据权利要求1所述的方法，其中所述III族氮化物层具有大于50μm的厚度。
5.根据权利要求1所述的方法，还包括去除所述衬底。
6.根据权利要求5所述的方法，还包括在所述III族氮化物层上生长包括设置于n型区域和p型区域之间的III族氮化物发光层的结构。
7.根据权利要求6所述的方法，其中n型区域包括至少一层In0.14Ga0.86N，所述发光层包括In0.16Ga0.84N，所述p型区域包括至少一层In0.12Ga0.88N。
8.根据权利要求5所述的方法，其中去除包括熔化设置于所述衬底和所述III族氮化物层之间的牺牲层。
9.根据权利要求8所述的方法，其中所述牺牲层是图案化的非III族氮化物膜和带隙低于所述III族氮化物层的III族氮化物材料之一。
10.根据权利要求5所述的方法，其中去除包括通过机械方法去除以及利用刀刃破坏所述III族氮化物层和所述衬底之间的界面之一。
11.根据权利要求5所述的方法，其中去除包括在设置于所述衬底中、所述III族氮化物层中或所述衬底和所述III族氮化物层之间的界面处的弱化区处，将所述衬底与所述III族氮化物层分开。
12.根据权利要求11所述的方法，其中所述弱化区包括图案化层。
13.根据权利要求11所述的方法，其中所述弱化区包括注入有H原子和N原子之一的区域。
14.根据权利要求11所述的方法，其中所述III族氮化物层为InGaN，所述弱化区包括InN组分比所述III族氮化物层更高的区域。
15.根据权利要求11所述的方法，其中所述弱化区包括通过利用聚焦激光束辐射生成的多个微米尺度的晶体缺陷或孔洞。
16.一种方法，包括在衬底上生长III族氮化物层，其中：
所述衬底是非III族氮化物材料；
所述III族氮化物层是三元、四元或五元合金；
所述III族氮化物层足够厚，以在机械上自支持；并且
所述III族氮化物层的缺陷密度低于5×108cm-2。
17.根据权利要求16所述的方法，还包括从所述III族氮化物层去除所述衬底。
18.根据权利要求17所述的方法，还包括在去除所述衬底之后在所述III族氮化物层上生长发光层。
19.根据权利要求16所述的方法，其中所述衬底是ScMgAlO4、ScGaMgO4、ScAlMnO4、InAlMnO4之一。
20.根据权利要求16所述的方法，其中：
所述衬底具有面内晶格常数asubstrate；
所述III族氮化物层具有体晶格常数alayer；并且
[(|asubstrate – alayer|)/asubstrate]*100% 不超过1%。
CN2011800528587A 2010-11-02 2011-10-25 生长于衬底上的iii族氮化物层 Pending CN103180971A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40914910P 2010-11-02 2010-11-02
US61/409149 2010-11-02
PCT/IB2011/054755 WO2012059843A1 (en) 2010-11-02 2011-10-25 Iii-nitride layer grown on a substrate

Publications (1)

Publication Number Publication Date
CN103180971A true CN103180971A (zh) 2013-06-26

Family

ID=44936321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800528587A Pending CN103180971A (zh) 2010-11-02 2011-10-25 生长于衬底上的iii族氮化物层

Country Status (5)

Country Link
EP (1) EP2636075A1 (zh)
JP (1) JP2014500842A (zh)
KR (1) KR20130112903A (zh)
CN (1) CN103180971A (zh)
WO (1) WO2012059843A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105220131A (zh) * 2015-10-10 2016-01-06 无锡盈芯半导体科技有限公司 脉冲气流法制备薄膜晶体管igzo半导体薄膜层的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2543215C2 (ru) * 2013-07-08 2015-02-27 Юрий Георгиевич Шретер Способ выращивания эпитаксиальных слоев полупроводниковых кристаллов нитридов третьей группы на слоистой кристаллической структуре
FR3060305B1 (fr) * 2016-12-16 2019-05-24 Virbac Sa Dispositif de prelevement d'un liquide contenu dans un recipient, recipient lie et utilisation de ce recipient.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530267A (en) * 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
CN101273472A (zh) * 2005-09-27 2008-09-24 飞利浦拉米尔德斯照明设备有限责任公司 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底
CN101366126A (zh) * 2005-11-29 2009-02-11 皇家飞利浦电子股份有限公司 用于发光器件的发光陶瓷层

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146457A (en) * 1997-07-03 2000-11-14 Cbl Technologies, Inc. Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
US6613143B1 (en) * 2001-07-06 2003-09-02 Technologies And Devices International, Inc. Method for fabricating bulk GaN single crystals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530267A (en) * 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
CN101273472A (zh) * 2005-09-27 2008-09-24 飞利浦拉米尔德斯照明设备有限责任公司 用于生长ⅲ-ⅴ发光器件的复合主体-晶种衬底
CN101366126A (zh) * 2005-11-29 2009-02-11 皇家飞利浦电子股份有限公司 用于发光器件的发光陶瓷层

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105220131A (zh) * 2015-10-10 2016-01-06 无锡盈芯半导体科技有限公司 脉冲气流法制备薄膜晶体管igzo半导体薄膜层的方法
CN105220131B (zh) * 2015-10-10 2018-04-10 无锡盈芯半导体科技有限公司 脉冲气流法制备薄膜晶体管igzo半导体薄膜层的方法

Also Published As

Publication number Publication date
KR20130112903A (ko) 2013-10-14
JP2014500842A (ja) 2014-01-16
WO2012059843A1 (en) 2012-05-10
EP2636075A1 (en) 2013-09-11

Similar Documents

Publication Publication Date Title
US10586891B2 (en) Light emitting device with improved extraction efficiency
US9991414B2 (en) Method of forming a composite substrate
Sun et al. GaN-on-Si blue/white LEDs: epitaxy, chip, and package
US5239188A (en) Gallium nitride base semiconductor device
CN100492610C (zh) 半导体芯片的制造方法
KR101358701B1 (ko) 여러 파장의 광을 방출하도록 구성된 반도체 발광 장치
US20140346546A1 (en) Gallium-nitride-on-handle substrate materials and devices and method of manufacture
JP2009038344A (ja) 格子整合基板上への窒化物系光電子／電子デバイス構造体の形成
US20100244065A1 (en) Semiconductor light emitting device grown on an etchable substrate
CN104409593B (zh) 一种制作氮化物外延层、衬底与器件晶圆的方法
KR20110113822A (ko) 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법
KR20070044099A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
KR101181182B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
WO2024056041A1 (zh) 一种外延芯片结构
CN103180971A (zh) 生长于衬底上的iii族氮化物层
KR100793443B1 (ko) 질화물계 화합물 반도체용 기판 구조체 및 그 제조방법
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
KR101136877B1 (ko) 수직형 산화아연 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130626