CN104409593B - 一种制作氮化物外延层、衬底与器件晶圆的方法 - Google Patents

一种制作氮化物外延层、衬底与器件晶圆的方法 Download PDF

Info

Publication number
CN104409593B
CN104409593B CN201410654422.0A CN201410654422A CN104409593B CN 104409593 B CN104409593 B CN 104409593B CN 201410654422 A CN201410654422 A CN 201410654422A CN 104409593 B CN104409593 B CN 104409593B
Authority
CN
China
Prior art keywords
layer
substrate
nitride
epitaxial layer
nitride epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410654422.0A
Other languages
English (en)
Other versions
CN104409593A (zh
Inventor
马亮
胡兵
裴晓将
李金权
刘素娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu giant new Mstar Technology Ltd
Original Assignee
Jiangsu Giant New Mstar Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Giant New Mstar Technology Ltd filed Critical Jiangsu Giant New Mstar Technology Ltd
Priority to CN201410654422.0A priority Critical patent/CN104409593B/zh
Publication of CN104409593A publication Critical patent/CN104409593A/zh
Application granted granted Critical
Publication of CN104409593B publication Critical patent/CN104409593B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/2056—
    • H01L21/2085—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种制作氮化物外延层、衬底与器件晶圆的方法，包括：至少使用一层具有类纤锌矿晶体结构的氧化物薄膜作为牺牲层，来连接氮化物外延层和初始衬底；同时，使用化学剥离的方法来实现氮化物外延层与初始衬底的分离。本发明所选用的氧化物易于在化学溶液中分解，实现湿法刻蚀，为制作氮化物外延层、氮化物衬底或氮化物器件晶圆过程中所需的衬底剥离、衬底转移和晶圆键合等工艺技术提供了有利条件，同时也保证了氮化物外延材料具有较高的晶体质量。

Description

一种制作氮化物外延层、衬底与器件晶圆的方法
技术领域
本发明涉及一种制作氮化物外延层、衬底与器件晶圆的方法，属于化合物半导体的加工、制造领域。
背景技术
当前，以具有纤锌矿晶体结构的氮化物(AlxInyGa1-x-yN,0≤x,y≤1；x+y≤1)为代表的第三代化合物半导体产品正进入高速发展的阶段：器件种类不断丰富，性能不断提高，应用领域不断扩大，市场价值不断攀升。相比传统的硅、砷化物等半导体材料，在高温、高功率、高频率、抗辐射和高能量转换效率的应用场合，有着无可比拟的优势。这些应用场合包括半导体照明、信息显示、电力生产与输送、新能源汽车、航空航天、雷达、通讯等。使用氮化物制造的半导体器件可大致分为两大类：光电晶件和电子器件。具体地，光电器件包括：发光二极管(LED)、激光二极管(LD)、光电探测器(PD)和太阳能电池等；电子器件包括：肖特基二极管(SD)、高速电子迁移晶体管(HEMT)、金属氧化物场效应管(MOSFET)、异质节双极晶体管(HBT)、微电子机械系统(MEMS)等。
制造氮化物器件晶圆，即晶圆级的光电或电子器件，首先要选择合适的初始衬底，如蓝宝石、硅、碳化硅等异质衬底，或者如氮化镓、氮化铝同质衬底。然后使用氮化物外延生长方法在衬底上进行氮化物材料的外延层生长与器件晶圆生长，此后进行器件晶圆加工，得到分离的半导体器件单元。常见的外延生长方法包括：有机金属化学气相沉积(MOCVD)、氢化物气相外延(HVPE)、分子束外延(MBE)、射频磁控溅射(RF-MS)等。
目前，选择同质衬底进行外延生长得到的氮化物薄膜材料晶体质量较高，相应的器件性能与可靠性也较高。但是，同质衬底的成本要高出异质衬底很多。
这主要是由于加工同质衬底的成本高、良率和产能较低造成的。以GaN自支撑衬底为例，目前主要采用HVPE方法在蓝宝石衬底上生长厚膜(300-500μm)来实现。HVPE生长系统的产能不高，同时还需要采用激光剥离或自剥离等方法实现GaN厚膜和蓝宝石衬底的分离，而剥离工艺一直是掣肘良率的瓶颈问题。
因此，可以看到，如果在制造GaN自支撑衬底的工艺中，采用某种材料的牺牲层置于蓝宝石和GaN厚薄之间，便可提高剥离良率，降低GaN衬底的成本。当然，该牺牲层材料的加入不应破坏GaN外延厚膜的晶体质量，同时易于在化学溶剂中溶解，通过湿法刻蚀方便实现化学剥离。
不仅如此，当采用同质衬底制作氮化物外延层、氮化物器件晶圆时，如果能同样地在同质衬底和外延材料之间插入一层牺牲层，既保证外延材料的晶体质量，又能方便地实现化学剥离，那么就能实现同质衬底的循环使用，这样将大大降低氮化物外延层、氮化物器件晶圆的成本。
另一方面，实现氮化物外延层与初始衬底的分离也是氮化物晶圆器件晶圆的需要。因为，衬底剥离、衬底转移技术是氮化物器件晶圆的制造、加工过程中的常用手段，同时也与器件晶圆的结构设计、性能表现密不可分。
以氮化物光电器件LED为例，目前业界多采用在蓝宝石衬底上进行氮化物外延生长，通常制作的器件结构为正装芯片结构。这种芯片结构的p、n电极都从器件的上方引出，由于n型氮化物在底层，所以需要使用干法刻蚀制作台阶露出n型层。这种结构不仅增加了光照和刻蚀工艺的次数，增加了成本，而且由于工作电流是水平传输的，对于电流密度较大的情形，会出现“电流拥挤效应”的问题，给器件的性能表现和可靠性带来负面影响。
因此，垂直结构的LED器件是一个很好的选择。然而，蓝宝石却无法通过掺杂实现导电。所以，实现垂直结构LED要求蓝宝石衬底能够被剥离、去掉。目前，大多采用激光剥离的方法实现氮化物LED器件与衬底的分离，与制作GaN衬底的情况相同，采用激光剥离方法存在可操作性差、良率低、设备昂贵的问题。倘若能在氮化物LED器件与衬底之间插入一层过渡的中间层，即牺牲层，便可简化剥离过程，降低成本。
上述牺牲层的设计对于电子器件的制作也是很有意义的。比如HEMT器件，目前采用SiC或Si衬底作为初始衬底的情况较多，一般而言，在SiC衬底上进行氮化物外延层或器件生长的晶体质量高，器件性能更好；而在Si衬底上的成本低，但晶体质量和性能相对较差。当然，如果选用GaN同质衬底，HEMT器件的性能可能会更加优异。因此，如果在初始衬底和外延层之间插入牺牲层，则可以通过衬底剥离、衬底键合与衬底转移技术使成本较高的SiC、GaN衬底可以循环使用，降低成本，而同时保证较高的器件性能。类似地，在制作MEMS器件时，也会经常使用到衬底剥离、键合和转移工艺技术，此处不再详细举例。
欧洲专利申请号为EP1930486A1的发明专利公开了一种采用金属氮化物为牺牲层来制作半导体衬底的方法。该方法在使用HVPE、MOCVD、MBE等生长技术制作GaN等衬底时，通过插入一层或多层Fe2N、CrN、MoN、TaN、NbN、TiN、CuN等金属氮化物作为剥离层或牺牲层，来实现衬底的化学剥离。
据文献Appl ied Phys ics Letters 91,071120(2007)报道，D.J.Rogers等人采用ZnO薄膜材料作为牺牲层插入在蓝宝石衬底和GaN外延层之间，成功地生长了具有较高晶体质量的GaN外延层，同时实现了外延层与蓝宝石衬底间的化学剥离。由于ZnO和GaN均为纤锌矿结构，并具有较小的晶格常数(1.8％)和热膨胀系数的差异，因此在ZnO薄膜上外延生长GaN具有较高的晶体质量。此外，ZnO易于在酸、碱溶解中腐蚀、分解，因而可以实现有效的化学剥离。
美国专利申请号为2009/0075481A1的发明专利公开了一种采用ZnO或MgxZn1-xO(0<x≤1)作为缓冲层和剥离层来进行氮化物衬底制备的方法。在使用MOCVD或HVPE生长完氮化物衬底后，通过酸溶液对ZnO或MgxZn1-xO(0<x≤1)的湿法刻蚀实现氮化物衬底与初始衬底的分离。
法国专利申请号为FR2978601A1的发明专利公开了一种在GaN衬底上生长ZnO或CrN或SiO2或Ga2O3薄膜作为牺牲层制作氮化物外延层、氮化物衬底和氮化物LED器件的方法。其中，牺牲层通过MOCVD或PLD方法制备；而对于剥离工艺完成后较薄的氮化物LED器件晶圆，则通过Ge或Si或Cu等导电衬底实现承接。
发明内容
本发明所要解决的技术问题是提供一种制作氮化物外延层、衬底与器件晶圆的方法，本发明采用新的牺牲层材料，即具有类纤锌矿晶体结构的氧化物，来制作氮化物外延层、氮化物衬底与氮化物器件晶圆。
本发明解决上述技术问题的技术方案如下：一种制作氮化物外延层、衬底与器件晶圆的方法，包括：
至少使用一层具有类纤锌矿晶体结构的氧化物薄膜作为牺牲层，来连接氮化物外延层和初始衬底；同时，使用化学剥离的方法来实现氮化物外延层与初始衬底的分离。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述具有类纤锌矿结构的氧化物薄膜为LiGaO2、LiAlO2、NaAlO2、NaGaO2、AgGaO2、Li2SiO3、Li2GeO3、Na2SiO3、Na2GeO3、Li3PO4、Li3AsO4、Li3VO4、ScAlMgO4、Zn2LiGaO4、Li2MgGeO4、Li2ZnSiO4、Li2ZnGeO4、Li2CdSiO4、Li2CdGeO4、Na2MgGeO4、Na2ZnSiO4、Na2ZnGeO4中的至少一种，
或者，所述具有类纤锌矿结构的氧化物薄膜为GdO、Ga2O3、LiGaO2、LiAlO2、NaAlO2、NaGaO2、AgGaO2、Li2SiO3、Li2GeO3、Na2SiO3、Na2GeO3、Li3PO4、Li3AsO4、Li3VO4、ScAlMgO4、Zn2LiGaO4、Li2MgGeO4、Li2ZnSiO4、Li2ZnGeO4、Li2CdSiO4、Li2CdGeO4、Na2MgGeO4、Na2ZnSiO4、Na2ZnGeO4中的两种或两种以上的固溶体。
进一步，所述固溶体中的阳离子能被Be、B、Cr、Mn、Fe、Co、Ni、Cu、In、Sb中的一种或多种元素取代。
进一步，所述固溶体中的阴离子或阴离子团能被N元素取代。
进一步，所述氧化物薄膜的制备方法包括：脉冲激光沉积(PLD)、射频磁控溅射(RF-MS)、有机金属化学气相沉积(MOCVD)、分子束外延(MBE)、氢化物气相外延(HVPE)、电子束蒸发(EBV)中的一种或多种。
进一步，所述氮化物外延层包含化学组分为AlxInyGa1-x-yN中的至少一种材料，由一层或二层以上不同组分的AlxInyGa1-x-yN薄膜材料构成，其中，0≤x,y≤1；x+y≤1。
进一步，所述氮化物衬底包含化学组分为AlxInyGa1-x-yN中的至少一种材料，由一层或二层以上不同组分的AlxInyGa1-x-yN构成的单晶体材料，其中，0≤x,y≤1；x+y≤1。
进一步，所述氮化物器件晶圆包含化学组分为AlxInyGa1-x-yN中的至少一种材料，由一层或二层以上不同组分的AlxInyGa1-x-yN构成的功能器件，其中，0≤x,y≤1；x+y≤1。
本发明的有益效果是：
本发明采用的具有类纤锌矿结构的氧化物或固溶体材料能够在某些酸或碱溶液中以较快的刻蚀速率被溶解掉，因此使用它们作为化学剥离的牺牲层是可行的，可以实现晶格较为匹配的外延薄膜生长。因此，如果能制作出上述具有类纤锌矿晶体结构的氧化物或固溶体的单晶薄膜材料，便可以制作出理想的牺牲层：既可以在其上进行氮化物的外延生长，又可以在后期通过酸、碱溶液将上述牺牲层溶解、剥离掉。另外，牺牲层可以为一层或多层不同材料组成，但至少包含一层上述的氧化物或固溶体。
附图说明
图1在初始衬底上生长氧化物牺牲层与氮化物外延层的截面示意图；
图2去除氧化物牺牲层后初始衬底与氮化物外延层分离的截面示意图；
图3实施例1所述氮化物外延层生长的结构示意图；
图4实施例2所述LED器件晶圆在制作铜衬底后的截面示意图；
图5实施例2所述LED器件晶圆在进行化学剥离工艺中的截面示意图；
图6实施例2所述最终成型的垂直结构LED器件晶圆的截面示意图；
图7实施例3所述HEMT器件晶圆的外延结构示意图；
附图中，各标号所代表的部件列表如下：
100、初始衬底；
200、氧化物牺牲层，201、LiAlO2单晶薄膜，202、LiGaO2单晶薄膜；
300、氮化物外延层，301、AlN缓冲层，302、GaN厚膜层，303、n-Al0.3Ga0.7N缓冲层，304、n-GaN电子注入层，305、InGaN/GaN多量子阱有源区，306、p-GaN空穴注入层，307、AlN成核层，308、GaN缓冲层，309、AlN中间层，310、Al0.3Ga0.7N层；
400、p型欧姆接触层；
500、金属铜衬底；
600、n型电极。
具体实施方式
以下对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
下面实施例中所述(0001)为晶体学中晶面方向的表示方法；
实施例1
本实施例将在SiC衬底上生长GaN厚膜以制备自支撑GaN衬底。氮化物外延层生长的结构如图3所示，初始衬底100为6H-SiC，且晶面方向为(0001)；氧化物牺牲层200为一层LiAlO2单晶薄膜与一层LiGaO2单晶薄膜共同构成：其中，201为LiAlO2单晶薄膜；202为LiGaO2单晶薄膜。氮化物外延层300包括较薄的AlN缓冲层301和较厚的GaN厚膜层302。
具体的制作方法如下：
首先，选择清洗干净的6H-SiC初始衬底，衬底单面抛光，且抛光面晶向为(0001)。然后，将初始衬底放入脉冲激光沉积(PLD)系统，在(0001)晶面方向上生长一层0.1μm厚度的LiAlO2单晶薄膜和一层0.2μm厚度的LiGaO2单晶薄膜。
紧接着，将生长完LiAlO2与LiGaO2薄膜牺牲层的SiC衬底放入在MOCVD生长系统中，在衬底生长一层厚度为100nm的AlN缓冲层和1μm厚度的GaN层后，取出晶片，放入HVPE生长系统中，再生长350μm厚度的GaN厚膜。
最后，将上述外延晶圆放入化学溶液(5％质量浓度的稀氢氟酸、30％质量浓度的稀盐酸、冰醋酸按照体积比1︰1︰0.05混合)中浸泡4-5小时后便得到自支撑的GaN衬底。同时，分离后的SiC初始衬底经过抛光后可再次使用。
本实施例方法的剥离过程简单、过程成本低廉。并且剥离下的初始衬底还可以反复使用，如此将进一步削减产品成本。此外，由于过渡层氧化物和GaN具有相似的晶体结构和晶格常数，因此得到的GaN自支撑衬底也具有较高的晶体质量。
实施例2
本实施例将选用GaN衬底作为初始衬底制作具有垂直结构的LED器件晶圆。该LED器件晶圆的外延结构如图4所示，从衬底自下而上依次为：初始衬底100为GaN，氧化物牺牲层200选用LiGaO2单晶薄膜，氮化物外延层300为氮化物LED外延层，p型欧姆接触层400，金属铜衬底500。
对于氮化物LED外延层，其组成情况为：n-Al0.3Ga0.7N缓冲层303，n-GaN电子注入层304，InGaN/GaN多量子阱有源区305，p-GaN空穴注入层306。该垂直结构氮化物LED器件晶圆的具体制作方法如下：
第一步，选择清洗干净的GaN初始衬底，衬底单面抛光，且抛光面晶向为(0001)。然后，将初始衬底放入射频磁控溅射(RF-MS)系统，在(0001)晶面方向上生长一层0.25μm厚度的LiGaO2单晶薄膜。
第二步，将生长完LiGaO2薄膜牺牲层的GaN衬底放入在MOCVD生长系统中，先在LiGaO2单晶薄膜一侧生长厚度为40nm的n-Al0.3Ga0.7N缓冲层303，然后生长一层3μm厚的n-GaN电子注入层304，且掺杂元素为Si，掺杂浓度为1.0×1019。此后，生长In0.15Ga0.85N/GaN多量子阱有源区305，多量子阱的周期数为6个，且In0.15Ga0.85N和GaN的单层厚度分别为3nm和10nm。紧接着，生长一层0.2μm厚的p-GaN空穴注入层306，p型掺杂元素为Mg，且掺杂浓度为1.0×1020。这样，便完成了氮化物LED器件晶圆的外延生长。
第三步，在生长完氮化物LED器件结构的晶圆上制作p型欧姆接触层400和铜衬底500。首先，在p-GaN薄膜上使用电子束蒸发(EBV)制作Ni-Au金属的p型欧姆接触层400，该欧姆接触层400的Ni与Au的蒸镀厚度均为此后，在O2气氛常压环境中对器件晶圆进行600℃，5分钟的退火处理。然后，在欧姆接触层400上再用EBV蒸镀一层Ti和Au的金属种子层，Ti和Au的厚度均为此后，用电镀的方法在金属种子层上镀一层厚度为200μm的铜厚膜，该铜厚膜既作为电极，又作为衬底剥离后支撑晶圆的衬底。
第四步，将上述器件晶圆浸泡于NaOH溶液中，此时只有LiGaO2薄膜牺牲层会被NaOH溶液腐蚀，该腐蚀过程将从晶圆边缘向中心扩展，此时的情形如图5所示。待湿法刻蚀处理3-4小时后，LiGaO2薄膜牺牲层完全溶解，LED器件晶圆也同时和初始GaN衬底分离。分离后的GaN初始衬底经过抛光后可再次使用。
第五步，将分离后的LED器件晶圆使用丙酮、异丙醇和去离子水各清洗5分钟，然后使用氮气吹干。之后，采用EBV系统在器件晶圆的n-Al0.3Ga0.7N缓冲层301上制作n型电极600，且n型电极600的金属膜层结构为：这样便得到了具有垂直结构的LED器件，具体如图6所示。
如果要制作分离的垂直结构LED器件，则将完成上述工艺步骤的器件晶圆经过划片、裂片、测试与分选等步骤即可。
实施例3
本实施例将选用SiC衬底作为初始衬底制作HEMT外延器件晶圆,并将HEMT器件晶圆转移到Si衬底上进行芯片器件加工。HEMT器件晶圆的外延结构如图7所示，初始衬底100选用(0001)晶面方向的4H-SiC，氧化物牺牲层200选用NaGaO2单晶薄膜，307为AlN成核层，308为GaN缓冲层，309为极薄的AlN中间层，310为Al0.3Ga0.7N层。该HEMT器件晶圆的具体制作方法如下：
第一步，选择清洗干净的半绝缘4H-SiC初始衬底，衬底单面抛光，且抛光面晶向为(0001)。然后，将初始衬底放入脉冲激光沉积(PLD)系统中，在(0001)晶面方向上生长一层0.2μm厚度的NaGaO2单晶薄膜。
第二步，将生长完NaGaO2薄膜牺牲层的4H-SiC衬底放入在MOCVD生长系统中，先在NaGaO2单晶薄膜一侧生长厚度约150nm的层AlN成核层307，然后生长一层2μm厚的GaN缓冲层308，之后生产一层仅有1nm厚的AlN中间层309，最后生长一层20nm的Al0.3Ga0.7N层310。处于GaN缓冲层308与Al0.3Ga0.7N层310之间的AlN中间层309提供二维电子气在高密度和高迁移率条件下的传输。
第三步，将HEMT器件晶圆和蓝宝石衬底使用蜡键合的方法键合在一起，形成复合器件晶圆。其中，蓝宝石衬底经过双面抛光处理。
第四步，将复合器件晶圆浸泡于NaOH溶液中，此时只有NaGaO2薄膜牺牲层会被NaOH溶液腐蚀，该腐蚀将从晶圆边缘向中心扩展。待湿法刻蚀处理3-4小时后，NaGaO2薄膜牺牲层完全溶解，复合器件晶圆也同时和初始4H-SiC衬底分离。分离后的4H-SiC初始衬底经过抛光后可再次使用。
第五步，将分离后的复合器件晶圆使用丙酮、异丙醇和去离子水清洗5分钟，然后使用氮气吹干。然后，使用UV环氧树脂光刻胶SU8将硅衬底键合在复合器件晶圆的氮化物一侧，形成新的复合衬底。之后，通过加热的方式将新形成复合衬底上的蓝宝石衬底剥离下来。紧接着，将有HEMT器件的复合晶圆使用丙酮、异丙醇和去离子水清洗10分钟，然后用氮气吹干。
第六步，对键合在硅衬底上的氮化物HEMT器件晶圆进行芯片加工，包括：源电极、栅电极、漏电极与介电材料保护层的制作。
如此，便完成了氮化物HEMT晶圆器件的外延与芯片加工制作。此后，可根据实际需要对器件晶圆进行进切割、分离等进一步工艺处理。
为避免对众多结构参数、工艺条件作冗余描述，上述实施例仅对其中个别变化因素进行了举例。通过对其它结构或工艺变化因素的调整亦能达到类似的效果，在此不作一一列举。
以上所述实施例仅表达了本发明的三种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利保护范围的限制。应当指出的是，对于本领域的技术人员来说，在不脱离本发明思想的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以权利要求所述内容为准。

Claims (6)

1.一种制作氮化物外延层、衬底与器件晶圆的方法，其特征在于，包括：
至少使用一层具有类纤锌矿晶体结构的氧化物薄膜作为牺牲层，来连接氮化物外延层和初始衬底，具体的晶圆结构从下而上依次为：初始衬底、氧化物薄膜、氮化物外延层，所述初始衬底为SiC或GaN；同时，使用化学剥离的方法来实现氮化物外延层与初始衬底的分离，所述具有类纤锌矿晶体结构的氧化物薄膜为LiGaO2、LiAlO2、NaAlO2、NaGaO2、AgGaO2、Li2SiO3、Li2GeO3、Na2SiO3、Na2GeO3、Li3PO4、Li3AsO4、Li3VO4、ScAlMgO4、Zn2LiGaO4、Li2MgGeO4、Li2ZnSiO4、Li2ZnGeO4、Li2CdSiO4、Li2CdGeO4、Na2MgGeO4、Na2ZnSiO4、Na2ZnGeO4中的至少一种,或所述具有类纤锌矿晶体结构的氧化物薄膜为GdO、Ga2O3、LiGaO2、LiAlO2、NaAlO2、NaGaO2、AgGaO2、Li2SiO3、Li2GeO3、Na2SiO3、Na2GeO3、Li3PO4、Li3AsO4、Li3VO4、ScAlMgO4、Zn2LiGaO4、Li2MgGeO4、Li2ZnSiO4、Li2ZnGeO4、Li2CdSiO4、Li2CdGeO4、Na2MgGeO4、Na2ZnSiO4、Na2ZnGeO4中的两种或两种以上的固溶体，所述氧化物薄膜的制备方法包括：脉冲激光沉积、射频磁控溅射、有机金属化学气相沉积、分子束外延、氢化物气相外延、电子束蒸发中的一种或多种。
2.根据权利要求1所述的方法，其特征在于，所述固溶体中的阳离子能被Be、B、Cr、Mn、Fe、Co、Ni、Cu、In、Sb中的一种或多种元素取代。
3.根据权利要求1或2所述的方法，其特征在于，所述固溶体中的阴离子或阴离子团能被N元素取代。
4.根据权利要求1所述的方法，其特征在于，所述氮化物外延层包含化学组分为AlxInyGa1-x-yN中的至少一种材料，由一层或二层以上不同组分的AlxInyGa1-x-yN薄膜材料构成，其中，0≤x,y≤1；x+y≤1。
5.根据权利要求1所述的方法，其特征在于，所述氮化物衬底包含化学组分为AlxInyGa1-x-yN中的至少一种材料，由一层或二层以上不同组分的AlxInyGa1-x-yN构成的单晶体材料，其中，0≤x,y≤1；x+y≤1。
6.根据权利要求1所述的方法，其特征在于，所述氮化物器件晶圆包含化学组分为AlxInyGa1-x-yN中的至少一种材料，由一层或二层以上不同组分的AlxInyGa1-x-yN构成的功能器件，其中，0≤x,y≤1；x+y≤1。
CN201410654422.0A 2014-11-17 2014-11-17 一种制作氮化物外延层、衬底与器件晶圆的方法 Expired - Fee Related CN104409593B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410654422.0A CN104409593B (zh) 2014-11-17 2014-11-17 一种制作氮化物外延层、衬底与器件晶圆的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410654422.0A CN104409593B (zh) 2014-11-17 2014-11-17 一种制作氮化物外延层、衬底与器件晶圆的方法

Publications (2)

Publication Number Publication Date
CN104409593A CN104409593A (zh) 2015-03-11
CN104409593B true CN104409593B (zh) 2017-08-22

Family

ID=52647205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410654422.0A Expired - Fee Related CN104409593B (zh) 2014-11-17 2014-11-17 一种制作氮化物外延层、衬底与器件晶圆的方法

Country Status (1)

Country Link
CN (1) CN104409593B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020044023A1 (en) * 2018-08-31 2020-03-05 The University Of Bristol A semiconductor on diamond substrate, precursor for use in preparing a semiconductor on diamond substrate, and methods for making the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106283144B (zh) * 2016-09-14 2018-01-30 绍兴文理学院 一种有机纳米超晶格薄膜氧化金属材料的制备方法
CN110047977B (zh) * 2019-04-23 2020-05-22 广东省半导体产业技术研究院 紫外led器件及其制备方法
CN113223928B (zh) * 2021-04-16 2024-01-12 西安电子科技大学 一种基于转移键合的氧化镓外延生长方法
CN113270358B (zh) 2021-07-15 2021-09-14 苏州浪潮智能科技有限公司 一种制作GaN芯片的方法及GaN芯片
CN114628432B (zh) * 2022-02-28 2023-03-10 诺视科技(苏州)有限公司 一种半导体装置的制作方法及半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159251A (zh) * 1995-06-08 1997-09-10 中佛罗里达大学 作为半导体外延薄膜生长用衬底的方铁矿结构氧化物
CN1716653A (zh) * 2005-06-09 2006-01-04 大连理工大学 ZnO－GaN复合衬底GaN发光器件及其制备方法
CN101651090A (zh) * 2008-08-12 2010-02-17 昆山中辰硅晶有限公司 一种制造第一基板及在制造过程中回收第二基板的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201003981A (en) * 2008-07-14 2010-01-16 Advanced Optoelectronic Tech Substrate structure and method of removing the substrate structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159251A (zh) * 1995-06-08 1997-09-10 中佛罗里达大学 作为半导体外延薄膜生长用衬底的方铁矿结构氧化物
CN1716653A (zh) * 2005-06-09 2006-01-04 大连理工大学 ZnO－GaN复合衬底GaN发光器件及其制备方法
CN101651090A (zh) * 2008-08-12 2010-02-17 昆山中辰硅晶有限公司 一种制造第一基板及在制造过程中回收第二基板的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020044023A1 (en) * 2018-08-31 2020-03-05 The University Of Bristol A semiconductor on diamond substrate, precursor for use in preparing a semiconductor on diamond substrate, and methods for making the same

Also Published As

Publication number Publication date
CN104409593A (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
CN104409593B (zh) 一种制作氮化物外延层、衬底与器件晶圆的方法
CN100492610C (zh) 半导体芯片的制造方法
CN101853808B (zh) 形成电路结构的方法
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US7989244B2 (en) Method of manufacturing nitride-based semiconductor light-emitting device
US9337381B2 (en) Semiconductor buffer structure, semiconductor device including the semiconductor buffer structure, and method of manufacturing the semiconductor device using the semiconductor buffer structure
US7871845B2 (en) Nitride-based semiconductor light emitting device and method of manufacturing the same
CN102082214B (zh) 一种GaN基LED半导体芯片的制备方法
US20220148877A1 (en) Method for semiconductor film lift-off and substrate transfer
JP2009038344A (ja) 格子整合基板上への窒化物系光電子／電子デバイス構造体の形成
JP2006521984A (ja) Ｉｉｉ族の窒化物装置を製作する方法およびそのように製作された装置
CN102403428A (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
US20100224854A1 (en) Light emitting device
KR20090100230A (ko) 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
US9070818B2 (en) Methods and structures for bonding elements
CN102334203B (zh) 发光器件的制造方法
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
CN101807648B (zh) 引入式粗化氮极性面氮化镓基发光二极管及其制作方法
KR101231118B1 (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
CN204216065U (zh) 一种制作氮化物外延层、自支撑衬底与器件的晶圆结构
KR101695761B1 (ko) 유연 발광 소자 및 그 제조 방법
CN103180971A (zh) 生长于衬底上的iii族氮化物层
KR101018244B1 (ko) 질화물계 반도체 발광소자의 제조방법
CN114373814A (zh) 一种光电探测器芯片及其制备方法与应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161226

Address after: No. 99 Zhu Jin West Industrial Park, Longxi road Jintan District Jiangsu city Changzhou province 213241

Applicant after: Jiangsu giant new Mstar Technology Ltd

Address before: 100085 Beijing, Haidian District, No. ten on the ground floor, No. 1, building 1711, room 17, room 2

Applicant before: BEIJING ZHONGKE TIANSHUN INFORMATION TECHNOLOGY CO., LTD.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170822

Termination date: 20191117