CN114628432B - 一种半导体装置的制作方法及半导体装置 - Google Patents

一种半导体装置的制作方法及半导体装置 Download PDF

Info

Publication number
CN114628432B
CN114628432B CN202210217208.3A CN202210217208A CN114628432B CN 114628432 B CN114628432 B CN 114628432B CN 202210217208 A CN202210217208 A CN 202210217208A CN 114628432 B CN114628432 B CN 114628432B
Authority
CN
China
Prior art keywords
layer
target
active regions
bonding
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210217208.3A
Other languages
English (en)
Other versions
CN114628432A (zh
Inventor
王亚洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novos Technology Suzhou Co ltd
Original Assignee
Novos Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novos Technology Suzhou Co ltd filed Critical Novos Technology Suzhou Co ltd
Publication of CN114628432A publication Critical patent/CN114628432A/zh
Application granted granted Critical
Publication of CN114628432B publication Critical patent/CN114628432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种半导体装置的制作方法及半导体装置，该制作方法包括：包括在第一目标衬底一侧表面形成第一键合层；在第二目标衬底一侧表面依次形成至少一层化合物半导体层、第二键合层；将第一键合层与第二键合层键合形成目标键合导电层；对至少一层化合物半导体层进行图形化隔断以获得包括至少两个两两相邻设置的有源区的目标有源层，任一有源区与第一目标衬底预先设置的相应驱动触点对应设置；在任意两个相邻的有源区之间设置分别与两个有源区电连接的目标电极以形成目标器件层，获得目标半导体装置；该制作方法所制备的半导体装置能有效增大有源区面积从而提高出光效率、亮度及强度，及有效减小小尺寸像素的尺寸效应影响。

Description

一种半导体装置的制作方法及半导体装置
技术领域
本申请涉及半导体装置技术领域，尤其涉及一种半导体装置的制作方法及半导体装置。
背景技术
在半导体领域特别是Micro-LED显示器件领域，有源区尺寸占比越大，功能器件的有效面积就越大，功效越好。
现有技术中的半导体装置，因其结构特点基本都存在相邻有源区之间间隔占比较大、有源区尺寸占比较小的问题。
如，一种半导体装置，其包括驱动晶圆及设于驱动晶圆表面的功能性器件或装置，驱动晶圆上设有驱动电路(可包括不同类型驱动装置，如场效晶体管、薄膜晶体管、高电子迁移率晶体管等一种或几种的组合)，包括多个器件(器件可以是光电子晶粒，如发光二极管晶粒、激光器晶粒，微机电系统晶粒等等)，驱动电路和功能性器件之间设有金属键合层，金属键合层包括成一整列排列的且空间与电气上彼此隔离的多个金属垫(金属垫可包括一个或多个电气材料，例如金、镍、锡、铜，及其合金如金锡等)，并且器件及金属垫具备一一对应性。当器件为发光体时，一个金属垫及对应的器件在驱动晶圆上所占的平均面积作为一个像素。此类设计导致有源区发光体直径仅有像素直径的50％左右，有源区间隔长度占据剩余50％，极大的限制了发光体的尺寸，影响发光面积。同时，Micro-LED器件具有尺寸效应，随着尺寸减小，外量子效率(EQE)急剧下降，特别是有源区直径下降至10μm及以下时，下降极为剧烈。
测试该Micro-LED器件的尺寸效应数据。发现当有源区尺寸缩小时，在相同电流密度下，有源区尺寸越小，EQE越低，当有源区尺寸在20μm及更小尺寸时，EQE衰减更为严重。
因此，现有的Micro-LED显示器件普遍存在低发光面积及受尺寸效应局限的缺陷。
又如，在有的Micro-LED显示器件中，通过金属键合后驱动端金属垫与器件具备一一对应性，该方案在整面金属键合时需要预留较大的金属刻蚀空间完成键合金属与器件的一一对应隔离刻蚀，在图形化金属键合时需要极高的对准精度，受对准精度限制器件尺寸和集成密度，因其预留刻蚀空间导致后续电气连接后开口率偏低。如在20μm pitch的像素中，发光元器件的直径只有10μm，相当于有效发光面积只占所在像素的19.6％{计算方法：
Figure BDA0003535470570000021
}，导致出光效率和亮度比较低。因此，发光体直径仅有像素直径的50％左右，当像素进一步缩小时，受尺寸效应影响，进一步降低外量子效率。
因此，需要寻找一种半导体装置，能有效增大较小尺寸的有源区的面积并能有效减小尺寸效应的影响。
申请内容
本申请的目的在于提供一种半导体装置的制作方法及半导体装置，有效提高半导体装置中小尺寸的有源区在所在像素中的面积，并有效减小尺寸效应的影响。
为实现上述申请目的，本申请第一方面提出了一种半导体装置的制作方法，所述制作方法包括：
在第一目标衬底一侧表面形成第一键合层；
在第二目标衬底一侧表面依次形成至少一层化合物半导体层、第二键合层；
将所述第一键合层与所述第二键合层键合形成目标键合导电层；
对所述至少一层化合物半导体层进行图形化隔断以获得包括至少两个两两相邻设置的有源区的目标有源层，任一所述有源区与所述第一目标衬底预先设置的相应驱动触点对应设置；
在任意两个相邻的所述有源区之间设置分别与两个所述有源区电连接的目标电极以形成目标器件层，获得目标半导体装置。
在一种较佳的实施方式中，所述在第一目标衬底一侧表面形成第一键合层，包括：
提供第一目标衬底，所述第一目标衬底设有驱动电路及相应的驱动触点；
在所述第一目标衬底设有驱动触点的一侧表面形成第一键合层，所述第一键合层为整面结构或预设图形化结构。
在一种较佳的实施方式中，所述在第二目标衬底一侧表面由内向外依次形成至少一层化合物半导体层、第二键合层，包括：
提供第二目标衬底；
在所述第二目标衬底一侧表面形成至少一层化合物半导体层；
在所述至少一层化合物半导体层远离所述第二目标衬底的一侧表面形成第二键合层，所述第二键合层为整面结构或预设图形化结构。
在一种较佳的实施方式中，所述对所述至少一层化合物半导体层进行图形化隔断以获得包括至少两个两两相邻设置的有源区的目标有源层，包括：
去除所述第二目标衬底；
对所述至少一层化合物半导体层进行图形化绝缘隔断以构成包括至少两个两两相邻设置的有源区的目标有源层，相邻设置的两个所述有源区之间的距离为0.1～2μm。
在一种较佳的实施方式中，当所述第一键合层为预设图形化结构，且所述第二键合层为预设图形化结构时，所述将所述第一键合层与所述第二键合层键合形成目标键合导电层，包括：
将所述第一键合层的预设图形化结构与所述第二键合层的预设图形化结构至少部分相交错进行键合形成目标键合导电层。
在一种较佳的实施方式中，所述至少一层化合物半导体层与所述第二目标衬底之间设有至少一层牺牲层；
所述对所述至少一层化合物半导体层进行图形化隔断以获得包括至少两个两两相邻设置的有源区的目标有源层之前，所述方法还包括：
去除所述至少一层牺牲层以使所述至少一层化合物半导体层暴露。
在一种较佳的实施方式中，对所述至少一层化合物半导体层进行图形化绝缘隔断以构成包括至少两个两两相邻设置的有源区的目标有源层，包括：
对所述至少一层化合物半导体层进行图形化刻蚀以形成隔离槽，获得至少两个两两相邻设置的有源区；
在至少两个两两相邻设置的有源区表面形成绝缘保护层；
将位于每一所述有源区顶部的绝缘保护层去除，以使所述有源区顶部暴露。
在一种较佳的实施方式中，所述在任意两个相邻的所述有源区之间设置分别与两个所述有源区电连接的目标电极以形成目标器件层，包括：
在位于任意两个相邻的所述有源区之间的所述绝缘保护层外侧表面设置目标电极以形成目标器件层，所述目标电极的两侧分别与相应两个所述有源区顶部电连接。
对所述至少一层化合物半导体层进行图形化绝缘隔断以构成包括至少两个两两相邻设置的有源区的目标有源层，包括：
对所述至少一层化合物半导体层进行离子注入或等离子处理形成绝缘带，以构造包括至少两个两两相邻设置的有源区的目标有源层。
在一种较佳的实施方式中，所述在任意两个相邻的所述有源区之间设置分别与两个所述有源区电连接的目标电极以形成目标器件层，包括：
在所述绝缘带外侧表面设置目标电极，所述目标电极的两侧分别与相应两个所述有源区顶部电连接形成目标器件层。
本申请第二方面还提出一种半导体装置，所述半导体装置包括：
第一目标衬底；
目标键合导电层，所述目标键合导电层设于所述第一目标衬底的一侧表面；
目标器件层，所述目标器件层设于所述目标键合导电层远离所述第一目标衬底的一侧表面；
所述目标器件层包括目标有源层及相应的目标电极，所述目标有源层包括至少两个相邻设置且图形化绝缘隔断的有源区，任一所述目标电极设于相应两个相邻设置的有源区之间，且所述目标电极分别与两个所述有源区电连接，任一所述有源区与所述第一目标衬底预设的驱动触点相对应，所述有源区包括至少一层化合物半导体层。
在一种较佳的实施方式中，任意两个相邻设置的有源区之间的距离为0.1～2μm。
在一种较佳的实施方式中，相邻两个所述有源区之间设有隔离槽，所述目标有源层还包括设于两个相邻的所述有源区之间的绝缘保护层。
在一种较佳的实施方式中，所述绝缘保护层为实心结构，所述目标电极连接于所述绝缘保护层外侧表面；或，
所述绝缘保护层设有开槽，所述目标电极连接于所述绝缘保护层外侧表面，且部分所述目标电极嵌设于所述开槽中。
在一种较佳的实施方式中，相邻两个所述有源区之间设有绝缘带，所述绝缘带包括进行离子注入或等离子处理的至少一层化合物半导体层。
与现有技术相比，本申请具有如下有益效果：
本申请提供了一种半导体的制作方法及半导体装置，其中，半导体的制作方法包括在第一目标衬底一侧表面形成第一键合层；在第二目标衬底一侧表面依次形成至少一层化合物半导体层、第二键合层；将第一键合层与第二键合层键合形成目标键合导电层；对至少一层化合物半导体层进行图形化隔断以获得包括至少两个两两相邻设置的有源区的目标有源层，任一有源区与第一目标衬底预先设置的相应驱动触点对应设置；在任意两个相邻的有源区之间设置分别与两个有源区电连接的目标电极以形成目标器件层，获得目标半导体装置；该制作方法所制备的半导体装置，能有效增大有源区的尺寸占比，尤其是当该半导体装置应用于Micro-LED器件时，通过增大有源区面积，能有效增大发光面积，提高出光效率、亮度及强度，且能实现外量子效率峰值为现有技术的2倍以上，有效减小小尺寸像素的尺寸效应影响；
以及，该制作方法所制作的半导体装置相较于现有需要ITO类透明导电电极及金属电极配合实现电流扩展的装置，本申请仅通过金属电极即可实现电流扩展而无需设置ITO类透明导电电极，减少光刻和镀膜次数从而简化工艺并降低成本；更重要的是，通过优化半导体装置结构，取消ITO类透明导电电极，通过金属电极直接扩展给有源器件的方式，能有效扩展电流，当应用于Micro-LED等需要大电流密度的器件有较好的电流扩展增强效果；
进一步，本申请提供的半导体装置，绝缘保护层设有开槽，部分目标电极嵌设于开槽中增强隔绝效果，以避免相邻或邻近有源区之间的光学串扰或信号串扰。
附图说明
图1是本实施例中半导体装置的制作方法的流程图；
图2A～2H是本实施例1中半导体装置的制备方法的器件剖面结构演示过程示意图；
图3是本实施例1中示例性的单个像素的驱动电路电路图；
图4是本实施例1中示例性的3*3Micro-LED显示阵列的电路图；
图5是实施例2中Micro-LED显示阵列200的剖面示意图；
图6是实施例3中Micro-LED显示阵列300的剖面示意图。
附图标记：
10-驱动背板，20-驱动触点，30-目标键合导电层，40-有源区，50-目标有源层，60-绝缘保护层，70-金属电极，80-目标器件层，90-绝缘带，100-Micro-LED显示阵列，200-Micro-LED显示阵列，300-Micro-LED显示阵列，01-第一键合层，02-晶圆，03-至少一层化合物半导体层，04-第二键合层，05-隔离槽。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
如背景技术所述，现有的Micro-LED显示器件普遍因自身的结构特点而存在发光面积低及尺寸受尺寸效应局限的问题。为改善上述问题，本实施例将提供一种半导体装置，能有效提高半导体装置中小尺寸的有源区在所在像素中的面积，并有效减小尺寸效应的影响。下面将结合相应的实施方式对该半导体装置的制作方法及半导体装置作进一步具体的描述。
实施例
如图1所示，本实施例提供一种半导体装置的制作方法，该制作方法包括如下步骤：
S1、在第一目标衬底一侧表面形成第一键合层。
具体的，步骤S1包括：
S11、提供第一目标衬底，第一目标衬底设有驱动电路及相应的驱动触点。
需要说明的是，该第一目标衬底即驱动背板，包含TFT(Thin Film Transistor，薄膜晶体管)驱动电路、LTPS(Low Temperature Poly-Silicon，低温多晶硅)驱动电路、CMOS(Complementary，Metal Oxide Semiconductor，互补金属氧化物半导体)驱动电路中的一种或几种的混合驱动电路，本实施例对此不作限制。以CMOS为例，其布置有集成电路及驱动触点，且驱动触点通常暴露于CMOS表面。
S12、在第一目标衬底设有驱动触点的一侧表面形成第一键合层，第一键合层为整面结构或预设图形化结构。
进一步，通过在第一目标衬底的驱动触点所在的一侧键合厚度为5nm～3μm的键合薄膜，形成第一键合层。进一步，键合薄膜可以是金、铝、铜、铟等金属中的一种或多种的合金，也可以是非金属无机物，如铟锡氧化物、氧化锌等导电金属氧化物中的一种或多种的混合物，还可以是氮化镓、砷化镓等导电化合物中的一种或多种的混合物，甚至为上述至少一种材料薄膜的单层或叠层。作为一种优选，本实施例中的第一键合层优选金属材质。
进一步的，可通过化学气相沉积(CVD)、原子层沉积(ALD)、溅射(Sputter)、蒸镀等方法将键合薄膜键合在第一目标衬底表面形成第一键合层。
通过在第一目标衬底上键合第一键合层，不仅可以实现导电及不同功能层之间的键合连接，还能使所制备的半导体装置具备反射、散热等性能。
第一键合层为整面结构或预设图形化结构。当第一键合层为整面结构时，第一键合层覆盖驱动触点；当第一键合层为预设图形化结构的非整面结构时，在一种较佳的实施方式中，至少部分第一键合层与驱动触点交错设置，即，第一键合层可以覆盖驱动触点，也可以覆盖部分驱动触点，甚至，第一键合层与驱动触点交错设置。
S2、在第二目标衬底一侧表面依次形成至少一层化合物半导体层、第二键合层。
具体地，步骤S2包括：
S21、提供第二目标衬底。
具体的，第二目标衬底为晶圆或基板，优选晶圆。当第二目标衬底为晶圆时，第二目标衬底为二四族化合物半导体材料或三五族化合物半导体材料等制备的半成品或成品器件。
S22、在第二目标衬底一侧表面形成至少一层化合物半导体层。
具体的，至少一层化合物半导体层包括可形成光电材料器件、激光类型器件、微机械器件、电力电子器件和功率射频器件等的功能材料层。示例性的，包括N型化合物半导体、P型化合物半导体、量子阱结构等的单层或者多层。
进一步，当至少一层化合物半导体层包括可形成光电材料器件的功能材料层时，其可包括从深紫外到远红外波长的材料体系。如至少一层化合物半导体层为制备Micro-LED显示器件的材料层结构时，至少一层化合物半导体层在晶圆上的形成顺序为：N型氮化镓、多量子阱(multiple quantum well，MQW)、P型氮化镓等，当然，本实施例对此不作限制。以及，本实施例对于上述化合物半导体层的形成方法不作限制，可根据具体的化合物半导体层确定。
S23、在至少一层化合物半导体层远离第二目标衬底的一侧表面形成第二键合层，第二键合层为整面结构或预设图形化结构。
具体的，第二键合层的材料与第一键合层的材料、功能相同或相似，此处将不再赘述。
优选的，在步骤S23之前，在上述至少一层化合物半导体层P面进行接触薄膜制备形成P型欧姆接触层。通过形成P型欧姆接触层能使化合物半导体层与第二键合层之间形成良好的欧姆接触，有利于电流的通过。P型欧姆接触层可以为金属、金属氧化物等，如金、镍、银、铝等金属中的一种或多种的合金，或铟锡氧化物、氧化锌等金属氧化物中的一种或多种的混合物。进一步优选的，P型欧姆接触层厚度为1nm～500nm。
进一步，第二键合层与P型欧姆接触层均为整面或预设图形化结构。
需要说明的是，本实施例对上述步骤S1、S2的先后顺序不作限制。
S3、将第一键合层与第二键合层键合形成目标键合导电层。
当第一键合层、第二键合层均为整面时，第一键合层与第二键合层直接键合。
当第一键合层为预设图形化结构，且第二键合层为预设图形化结构时，将第一键合层与第二键合层键合形成目标键合导电层。即，将第一键合层的预设图形化结构与第二键合层的预设图形化结构至少部分相交错进行键合形成目标键合导电层，以在进行键合时保证第一目标衬底的驱动触点位于预设位置。
需要说明的是，第一目标衬底的第一键合层可以与单个第二目标衬底(晶圆)的单个第二键合层相键合，也可以与多个第二目标衬底(晶圆)第二键合层相键合。
S4、对至少一层化合物半导体层进行图形化隔断以获得包括至少两个两两相邻设置的有源区的目标有源层，任一有源区与第一目标衬底预先设置的相应驱动触点对应设置。
具体的，步骤S4包括：
S41、去除第二目标衬底。
按照第二目标衬底材料的不同，可采用不同的方法将其去除。如，蓝宝石衬底可以采用激光剥离去除，硅衬底、碳化硅衬底、氮化镓衬底、砷化镓衬底等可采用化学药液去除、研磨去除或者干法刻蚀去除等手段，故本实施例对该步骤S41所采用的具体技术手段不作限制。
其中，至少一层化合物半导体层与第二目标衬底之间设有至少一层牺牲层；故在步骤S41之后前，该制作方法还包括：
S4a、去除至少一层牺牲层以使至少一层化合物半导体层暴露。
在薄膜层状结构中，牺牲层起到分离其相邻的两层材料以起到缓冲等保护作用，本实施例中的第二目标衬底与至少一层化合物半导体层之间形成有牺牲层，具体如缓冲层等。故在第二目标衬底去除后，需要进一步去除至少一层牺牲层，以使化合物半导体层暴露，如，使N型氮化镓层暴露。以便下述步骤S42的执行。具体地，可采用干法刻蚀或湿法刻蚀以去除上述至少一层缓冲层。
S42、对至少一层化合物半导体层进行图形化绝缘隔断以构成包括至少两个两两相邻设置的有源区的目标有源层，相邻设置的两个有源区之间的距离为0.1～2μm。通过步骤S42可实现靠近第一目标衬底端的化合物半导体的电器连接，如，在N型氮化镓、多量子阱、P型氮化镓结构中，实现P型氮化镓的电气连接。
在一种实施方式中，步骤S42包括：
S421a、对至少一层化合物半导体层进行图形化刻蚀以形成隔离槽，获得至少两个两两相邻设置的有源区。
隔离形成的有源区可以为正方体、长方体、圆柱体、楔形、三角锥形、菱形柱体等任意规则或不规则的结构，本实施例对此不作限制。同样的，本实施例对于有源区的数量及排列方式不作限制，可以为单个或阵列式布置。
S422a、在至少两个两两相邻设置的有源区表面形成绝缘保护层。
具体地，通过ALD、CVD、PVD或涂覆等方式，在所有有源区表面进行钝化和绝缘处理，形成绝缘保护层。绝缘保护层可以为氮化铝AlN、氧化铝Al2O3、氧化硅SiO2、氮化硅Si3N4、有机硅或聚合物等单层或其叠层结构。
S423a、将位于每一有源区顶部的绝缘保护层去除，以使有源区顶部暴露。
具体地，在每一有源区顶部图形化打开有源区顶部的绝缘保护层，以使顶部的化合物半导体层暴露。
因此，步骤S421a～S421c通过物理隔断的方式形成至少一个有源区。
当按照S421a～S423a完成后，执行步骤S5、在任意两个相邻的有源区之间设置分别与两个有源区电连接的目标电极以形成目标器件层，获得目标半导体装置。
该方式下，步骤S5具体包括：
在位于任意两个相邻的有源区之间的绝缘保护层外侧表面设置目标电极以形成目标器件层，目标电极的两侧分别与相应两个有源区顶部电连接。目标电极可以通过金属或金属氧化物在露出的化合物半导体上进行布线形成。如，镍、金、锌、铬、铝、钛等一种或多种可形成欧姆接触的金属单层或叠堆，或铟锡氧化物、氧化锌等金属氧化物(透明导电薄膜)的单层或叠堆，或可以是金属及金属氧化物的叠层，本实施例中不作限制。
进一步的，当相邻两个有源区的距离为0.1～1μm时，绝缘保护层为实心结构。
可见，当相邻两个有源区的距离较小时，目标电极设于绝缘保护层上方，且目标电极的两侧分别与两个有源区顶部连接，形成共阴极。
当相邻两个有源区的距离为0.3～2μm时，绝缘保护层设有开槽，部分目标电极嵌设于开槽中。
可见，当相邻两个有源区的距离较大时，部分目标电极嵌设于开槽中时，金属电极嵌设于相邻两个有源区之间形成金属隔绝，以避免相邻或邻近有源区之间的光学串扰或信号串扰。同样的，目标电极的两侧分别与两个有源区顶部连接，形成共阴极。
在另一种实施方式中，步骤S42包括：
S421b、对至少一层化合物半导体层进行离子注入或等离子处理形成绝缘带，以构造包括至少两个两两相邻设置的有源区的目标有源层。该方式不破坏任一层化合物半导体层的物理结构，仅通过功能隔断的方式形成绝缘带以构造有源区。
当步骤S4按照S421b执行时，步骤S5具体包括：
在绝缘带外侧表面设置目标电极，目标电极的两侧分别与相应两个有源区顶部电连接形成目标器件层。
因此，本实施例中有源区与目标电极直接接触形成电气连接。相较于现有需要ITO类透明导电电极及金属电极配合实现电流扩展的装置，本申请仅通过金属电极即可实现电流扩展而无需设置ITO类透明导电电极，减少光刻和镀膜次数从而简化工艺并降低成本；更重要的是，通过优化半导体装置结构，取消ITO类透明导电电极，通过金属电极直接扩展给有源器件的方式，电气连接功能增强，能有效扩展电流，当应用于Micro-LED等需要大电流密度的器件有较好的电流扩展增强效果。
至此，完成半导体装置的制备。方然，在步骤S1～S5基础上，后续可进行多层堆叠和后续结构的增加，在Micro-LED装置中时，增加光型控制、透镜增强、色转换等结构，本实施例将不作进一步限制。
下面将结合具体地实施方式对该半导体装置的制作方法作进一步的示例性描述。
实施例1
如图2A～2G所示，本实施例提供第一种半导体装置的制作方法，该制作方法用于制作Micro-LED显示阵列。
该制作方法包括如下步骤：
S10、提供驱动背板10，该驱动背板10上布置有CMOS驱动电路及相应的驱动触点20，驱动触点20位于驱动背板10的一侧表面。
如图3、4所示分别为一种示例性的单个像素的CMOS驱动电路结构及一组3*3Micro-LED显示阵列的电路结构图。单个像素的CMOS驱动电路包括存储电容器Cstr、开关晶体管T1/T2、micro LED及相应的接线(如数据线Date等)。当然，该图3、4仅用于示例性说明而并不以此为限。
S20、如图2A、2B所示，在步骤S10提供的驱动背板10一侧表面形成第一键合层01。该第一键合层01可以为整面结构，也可以为预设的图形化结构，即如图2B所示中第一键合层01与驱动触点20交叉设置。当然，本实施例对于第一键合层01的设置方式不作限制。
具体地，第一键合层01为通过化学气相沉积法在驱动背板10的驱动触点20所在一侧键合至少一层键合薄膜形成第一键合层01，第一键合层01材质为铜，且厚度为5nm～3μm。本实施例中优选第一键合层01为整面结构(如图2A)。
S30、提供一晶圆02。
S40、如图2C所示，在晶圆02一侧表面形成至少一层化合物半导体层03。至少一层化合物半导体层03的形成顺序为缓冲层、N型氮化镓层、多量子阱、P型氮化镓、P型欧姆接触层。
S50、如图2C所示，在步骤S40提供的晶圆的化合物半导体层03一侧表面形成第二键合层04。第二键合层04为整面结构，且与第一键合层01材质相同。
上述S10～S20与S30～S40的先后顺序不限。
S60、如图2D所示，将第一键合层01与第二键合层键合02形成目标键合导电层30。
S70、如图2E所示，在S60基础上，利用化学药液去除晶圆02。
S80、在S70基础上，利用化学药液去除缓冲层，露出化合物半导体。
S90、如图2F所示，对至少一层化合物半导体层03进行图形化刻蚀以形成隔离槽05，获得至少两个两两相邻设置的有源区40，相邻的两个有源区40的距离为0.1～2μm。所有有源区40形成目标有源层50。
S100、如图2G所示，在所有有源区40表面进行钝化处理和绝缘处理形成绝缘保护层60，绝缘保护层60为氮化铝AlN、氧化铝Al2O3的叠层结构。由于相邻的两个有源区40的距离为0.1～1μm，较小，故绝缘保护层60为实心结构，无任何的槽或缺口。
S110、利用化学药液将每一有源区40顶部的绝缘保护层60去除形成开口。
S120、如图2H所示，在任意两个相邻的有源区40之间设置分别与两个有源区40电连接的金属电极70以形成目标器件层80，获得Micro-LED显示阵列。其中一个有源区40及其对应的间隔长度对应一个像素，该Micro-LED显示阵列为3*3结构。
如图2H所示为按照该制作方法制作的Micro-LED显示阵列100的部分剖面结构图。该Micro-LED显示阵列100包括依次连接的驱动背板10(第一目标衬底)、目标键合导电层30及目标器件层70。其中，目标键合导电层30设于驱动背板10的一侧表面。目标器件层70设于目标键合导电层30远离驱动背板10的一侧表面。
具体地，目标器件层70包括目标有源层50及相应的金属电极70(目标电极)，目标有源层50包括至少两个相邻设置且图形化绝缘隔断的有源区40，任一金属电极70设于相应两个相邻设置的有源区40之间，且金属电极70分别与两个有源区40电连接，任一有源区40与驱动背板10预设的驱动触点20相对应，具体的，任一驱动触点20设于相应有源区40正下方。
进一步，目标有源层50包括至少一层化合物半导体层03。至少一层化合物半导体层03由内向外依次包括缓冲层、N型氮化镓层、多量子阱、P型氮化镓、P型欧姆接触层。
本实施例中，任意两个相邻设置的有源区40之间的距离为0.3～2μm。故相邻两个有源区40之间设有隔离槽60。
进一步，目标有源层50还包括设于两个相邻的有源区40之间的绝缘保护层60，该绝缘保护层60为实心结构。
本实施例中单个有源区及其对应的间隔长度(两个有源区之间的间隔长度)为一个像素。本实施例中一个像素为20μm，有源区直径为18～19.7μm，相较于现有技术中同样像素尺寸下的半导体装置有源区直径约10μm的情况，发光面积增大超过三倍。经测试，在5A/cm2的电流密度下，由尺寸效应的外量子效率衰减可以减少50％及以上。
因此，该制作方法所制备的半导体装置，能有效增大有源区的尺寸占比，尤其是当该半导体装置应用于Micro-LED器件时，通过增大有源区面积，能有效增大发光面积，提高出光效率、亮度及强度，且能实现外量子效率峰值为现有技术的2倍以上，有效减小小尺寸像素的尺寸效应影响；
以及，该制作方法所制作的半导体装置相较于现有需要ITO类透明导电电极及金属电极配合实现电流扩展的装置，本申请仅通过金属电极即可实现电流扩展而无需设置ITO类透明导电电极，减少光刻和镀膜次数从而简化工艺并降低成本；更重要的是，通过优化半导体装置结构，取消ITO类透明导电电极，通过金属电极直接扩展给有源器件的方式，能有效扩展电流，当应用于Micro-LED等需要大电流密度的器件有较好的电流扩展增强效果。
实施例2
如图5所示，本实施例提供又一种半导体装置的制作方法，该制作方法用于制作Micro-LED显示阵列。
该制作方法与实施例1中的实施方法基本相同，区别仅在于：
S90-1(对应于上述S90)、对至少一层化合物半导体层03进行图形化刻蚀以形成隔离槽05，获得至少两个两两相邻设置的有源区40，相邻的两个有源区40的距离为0.3～2μm。
S100-1(对应于上述S100)、在所有有源区40表面进行钝化处理和绝缘处理形成绝缘保护层60a，绝缘保护层60a为氮化铝AlN、氧化铝Al2O3的叠层结构。由于相邻的两个有源区40的距离为0.3～2μm，较大，故绝缘保护层60a设有开槽。
S120-1(对应于上述S120)、在任意两个相邻的有源区40之间设置分别与两个有源区40电连接的金属电极70以形成目标器件层80，部分金属电极70嵌设于开槽中。
相应的，该制作方法制作的Micro-LED显示阵列200如下图5所示。与实施例1中Micro-LED显示阵列100(图2H)的区别在于：
相邻两个有源区40的距离为0.3～2μm，绝缘保护层60a设有开槽，部分金属电极70嵌设于开槽中。
相较于实施例1，本实施例提供的Micro-LED显示阵列，当相邻两个有源区的距离为0.3～2μm时，绝缘保护层设有开槽，部分目标电极嵌设于开槽中增强隔绝效果，以避免相邻或邻近有源区之间的光学串扰或信号串扰。
实施例3
如图6所示，本实施例提供又一种半导体装置的制作方法，该制作方法用于制作Micro-LED显示阵列。
该制作方法与实施例1中的实施方法基本相同，区别仅在于：
S90-2(对应于上述S90)：对至少一层化合物半导体层03进行离子注入或等离子处理形成绝缘带90，以构造包括至少两个两两相邻设置的有源区40的目标有源层50。该方式不破坏任一层化合物半导体层03的物理结构，仅通过功能隔断的方式形成绝缘带90以构造目标有源区50。
需要说明的是，以离子注入或等离子处理形成的绝缘带90，能破坏化合物半导体层(N型氮化镓层、P型氮化镓层)的导电功能，从而使相邻的两个有源区40之间相绝缘。
在此基础上，由于形成绝缘带90的过程并无物理结构的破坏而生成新的需要绝缘处理的表面，故本实施例相较于实施例1省略步骤S100～S110。
S120-2：在绝缘带90外侧表面设置金属电极70，金属电极70的两侧分别与相应两个有源区40顶部电连接形成目标器件层70。
相应的，通过该实施例制备获得的Micro-LED显示阵列300，其与实施例1中Micro-LED显示阵列100(图2H)的结构基本相同，区别仅在于：
Micro-LED显示阵列300不包括隔离槽60及相应的绝缘保护层60，相邻有源区之间设有绝缘带90，绝缘带90包括进行离子注入或等离子处理的至少一层化合物半导体层03。
因此，本实施例不需要破坏物理结构而仅破坏功能结构的方式构建目标有源层，使两两有缘区之间实现隔离，在实施例1所具备功能的前提下，本实施例有效简化工艺、降低成本。
上述所有可选技术方案，可以采用任意结合形成本申请的可选实施例，即可将任意多个实施例进行组合，从而获得应对不同应用场景的需求，均在本申请的保护范围内，在此不再一一赘述。
需要说明的是，以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种半导体装置的制作方法，其特征在于，所述制作方法包括：
在第一目标衬底一侧表面形成第一键合层；
在第二目标衬底一侧表面依次形成至少一层化合物半导体层、第二键合层；
将所述第一键合层与所述第二键合层键合形成目标键合导电层；
对所述至少一层化合物半导体层进行图形化隔断以获得包括至少两个两两相邻设置的有源区的目标有源层，任一所述有源区与所述第一目标衬底预先设置的相应驱动触点对应设置；
在任意两个相邻的所述有源区之间设置分别与两个所述有源区电连接的目标电极以形成目标器件层，获得目标半导体装置。
2.如权利要求1所述的制作方法，其特征在于，所述在第一目标衬底一侧表面形成第一键合层，包括：
提供第一目标衬底，所述第一目标衬底设有驱动电路及相应的驱动触点；
在所述第一目标衬底设有驱动触点的一侧表面形成第一键合层，所述第一键合层为整面结构或预设图形化结构。
3.如权利要求1所述的制作方法，其特征在于，所述在第二目标衬底一侧表面由内向外依次形成至少一层化合物半导体层、第二键合层，包括：
提供第二目标衬底；
在所述第二目标衬底一侧表面形成至少一层化合物半导体层；
在所述至少一层化合物半导体层远离所述第二目标衬底的一侧表面形成第二键合层，所述第二键合层为整面结构或预设图形化结构。
4.如权利要求3所述的制作方法，其特征在于，所述对所述至少一层化合物半导体层进行图形化隔断以获得包括至少两个两两相邻设置的有源区的目标有源层，包括：
去除所述第二目标衬底；
对所述至少一层化合物半导体层进行图形化绝缘隔断以构成包括至少两个两两相邻设置的有源区的目标有源层，相邻设置的两个所述有源区之间的距离为0.1～2μm。
5.如权利要求4所述的制作方法，其特征在于，当所述第一键合层为预设图形化结构，且所述第二键合层为预设图形化结构时，所述将所述第一键合层与所述第二键合层键合形成目标键合导电层，包括：
将所述第一键合层的预设图形化结构与所述第二键合层的预设图形化结构至少部分相交错进行键合形成目标键合导电层。
6.如权利要求4所述的制作方法，其特征在于，所述至少一层化合物半导体层与所述第二目标衬底之间设有至少一层牺牲层；
所述对所述至少一层化合物半导体层进行图形化隔断以获得包括至少两个两两相邻设置的有源区的目标有源层之前，所述方法还包括：
去除所述至少一层牺牲层以使所述至少一层化合物半导体层暴露。
7.如权利要求4所述的制作方法，其特征在于，对所述至少一层化合物半导体层进行图形化绝缘隔断以构成包括至少两个两两相邻设置的有源区的目标有源层，包括：
对所述至少一层化合物半导体层进行图形化刻蚀以形成隔离槽，获得至少两个两两相邻设置的有源区；
在至少两个两两相邻设置的有源区表面形成绝缘保护层；
将位于每一所述有源区顶部的绝缘保护层去除，以使所述有源区顶部暴露。
8.如权利要求7所述的制作方法，其特征在于，所述在任意两个相邻的所述有源区之间设置分别与两个所述有源区电连接的目标电极以形成目标器件层，包括：
在位于任意两个相邻的所述有源区之间的所述绝缘保护层外侧表面设置目标电极以形成目标器件层，所述目标电极的两侧分别与相应两个所述有源区顶部电连接。
9.如权利要求4所述的制作方法，其特征在于，对所述至少一层化合物半导体层进行图形化绝缘隔断以构成包括至少两个两两相邻设置的有源区的目标有源层，包括：
对所述至少一层化合物半导体层进行离子注入或等离子处理形成绝缘带，以构造包括至少两个两两相邻设置的有源区的目标有源层。
10.如权利要求9所述的制作方法，其特征在于，所述在任意两个相邻的所述有源区之间设置分别与两个所述有源区电连接的目标电极以形成目标器件层，包括：
在所述绝缘带外侧表面设置目标电极，所述目标电极的两侧分别与相应两个所述有源区顶部电连接形成目标器件层。
11.一种半导体装置，其特征在于，所述半导体装置包括：
第一目标衬底；
目标键合导电层，所述目标键合导电层设于所述第一目标衬底的一侧表面；
目标器件层，所述目标器件层设于所述目标键合导电层远离所述第一目标衬底的一侧表面；
所述目标器件层包括目标有源层及相应的目标电极，所述目标有源层包括至少两个相邻设置且图形化绝缘隔断的有源区，任一所述目标电极设于相应两个相邻设置的有源区之间，且所述目标电极分别与两个所述有源区电连接，任一所述有源区与所述第一目标衬底预设的驱动触点相对应，所述有源区包括至少一层化合物半导体层。
12.如权利要求11所述的半导体装置，其特征在于，任意两个相邻设置的有源区之间的距离为0.1～2μm。
13.如权利要求12所述的半导体装置，其特征在于，相邻两个所述有源区之间设有隔离槽，所述目标有源层还包括设于两个相邻的所述有源区之间的绝缘保护层。
14.如权利要求13所述的半导体装置，其特征在于，所述绝缘保护层为实心结构，所述目标电极连接于所述绝缘保护层外侧表面；或，
所述绝缘保护层设有开槽，所述目标电极连接于所述绝缘保护层外侧表面，且部分所述目标电极嵌设于所述开槽中。
15.如权利要求12所述的半导体装置，其特征在于，相邻两个所述有源区之间设有绝缘带，所述绝缘带包括进行离子注入或等离子处理的至少一层化合物半导体层。
CN202210217208.3A 2022-02-28 2022-03-07 一种半导体装置的制作方法及半导体装置 Active CN114628432B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210187927 2022-02-28
CN2022101879275 2022-02-28

Publications (2)

Publication Number Publication Date
CN114628432A CN114628432A (zh) 2022-06-14
CN114628432B true CN114628432B (zh) 2023-03-10

Family

ID=81900551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210217208.3A Active CN114628432B (zh) 2022-02-28 2022-03-07 一种半导体装置的制作方法及半导体装置

Country Status (1)

Country Link
CN (1) CN114628432B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409593A (zh) * 2014-11-17 2015-03-11 北京中科天顺信息技术有限公司 一种制作氮化物外延层、衬底与器件晶圆的方法
WO2016169475A1 (zh) * 2015-04-20 2016-10-27 映瑞光电科技(上海)有限公司 大功率led芯片及其制造方法
CN112117356A (zh) * 2020-08-13 2020-12-22 厦门大学 一种全彩有源寻址Micro-LED芯片结构及其制作方法
CN113451145A (zh) * 2021-06-18 2021-09-28 格芯致显(杭州)科技有限公司 共极半导体装置的制备方法和共极半导体装置
CN113451151A (zh) * 2021-06-18 2021-09-28 格芯致显(杭州)科技有限公司 集成式半导体装置的制备方法和集成式半导体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802755B (zh) * 2003-05-09 2012-05-16 克里公司 通过离子注入进行隔离的led制造方法
KR101017395B1 (ko) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US10957816B2 (en) * 2013-02-05 2021-03-23 International Business Machines Corporation Thin film wafer transfer and structure for electronic devices
TWI581460B (zh) * 2015-09-04 2017-05-01 錼創科技股份有限公司 發光元件及其製作方法
US10304811B2 (en) * 2015-09-04 2019-05-28 Hong Kong Beida Jade Bird Display Limited Light-emitting diode display panel with micro lens array
WO2018129697A1 (zh) * 2017-01-12 2018-07-19 苏州晶湛半导体有限公司 半导体器件及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409593A (zh) * 2014-11-17 2015-03-11 北京中科天顺信息技术有限公司 一种制作氮化物外延层、衬底与器件晶圆的方法
WO2016169475A1 (zh) * 2015-04-20 2016-10-27 映瑞光电科技(上海)有限公司 大功率led芯片及其制造方法
CN112117356A (zh) * 2020-08-13 2020-12-22 厦门大学 一种全彩有源寻址Micro-LED芯片结构及其制作方法
CN113451145A (zh) * 2021-06-18 2021-09-28 格芯致显(杭州)科技有限公司 共极半导体装置的制备方法和共极半导体装置
CN113451151A (zh) * 2021-06-18 2021-09-28 格芯致显(杭州)科技有限公司 集成式半导体装置的制备方法和集成式半导体装置

Also Published As

Publication number Publication date
CN114628432A (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
US9978728B2 (en) Display apparatus and fabricating method thereof
US8242530B2 (en) Light emitting device and method for fabricating the same
US10784242B2 (en) Display substrate and fabrication method thereof, display panel and display device
US20120205694A1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
KR101007128B1 (ko) 발광소자 및 그 제조방법
CN112768484B (zh) 发光二极管及其制作方法
CN109873060B (zh) 一种微发光二极管阵列制作方法
WO2018129697A1 (zh) 半导体器件及其制造方法
CN114899286B (zh) 一种像素级分立器件及其制作方法
CN114899291B (zh) 用于半导体器件的像素单元及其制作方法、微显示屏
WO2018129696A1 (zh) 半导体器件及其制造方法
WO2023155444A1 (zh) 倒装led芯片及其制备方法、led封装体及显示装置
CN114725276A (zh) Micro-LED分立器件
CN110429098B (zh) 一种显示面板及其制作方法、显示装置
CN115799294A (zh) 发光元件、发光组件及制作方法
CN110021691B (zh) 一种半导体发光器件
TWI796658B (zh) 單體電子器件、測試基片及其形成與測試方法
CN114566515A (zh) 微型发光二极管显示芯片及其制备方法
CN113270522A (zh) 一种微发光二极管芯片、其制作方法及显示装置
CN114628432B (zh) 一种半导体装置的制作方法及半导体装置
CN116314240A (zh) 半导体装置及其制备方法
CN115602775A (zh) 一种倒装高压发光二极管芯片及其制备方法
CN109994583B (zh) 一种大功率紫外发光二极管及其制作方法
CN115084107A (zh) 一种像素级分立器件及其制作方法
CN113451146A (zh) 化合物半导体装置的制备方法和化合物半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant